Implementação do IEEE 1588v2 na Sincronização de hardware

Implementação do IEEE 1588v2 na sincronização de hardware

Mário Allan Lehmkuhl de Abreu

Roberto de Matos

Trabalho realizado como parte das atividades da disciplina TCC29009

Estudante do Curso de Engenharia de Telecomunicações do Campus São José do IFSC e-mail: marioallan.la@gmail.com

Professor do Curso de Engenharia de Telecomunicações do Campus São José do IFSC e-mail: roberto.matos@ifsc.edu.br

Resumo

O tempo é um elemento essencial em uma rede de pacotes, utilizado na sincro-nização dos relógios dos componentes conectados através de protocolos de sincronizaçãode tempo. Em redes industriais, para garantir a comunicação precisa entre computadores,sensores, FPGAs, etc, o sincronismo exige valores de nanossegundos (NEWS, 2014),(PE-DRETTI et al., 2019). Nesse contexto, a mais recente tecnologia de temporização baseadaem pacotes é o protocolo de tempo de precisão (PTP) especificado no padrão IEEE 1588v2.Projetado para automação industrial, fornece o mais alto nível de precisão de frequência,fase e hora do dia. Supera os problemas de latência e atraso fornecendo uma precisãoem nanossegundos. Através de uma técnica onde o mestre e o escravo se conversam paraeliminar um atraso medido entre os dois nós, os efeitos da latência da rede são reduzidos(SAMBERG, 2017). O PTP é bastante utilizado em redes de controle e medição industrial(QI et al., 2011), pois os mecanismos necessários podem ser implementados com o usomínimo de hardware (KYRIAKAKIS et al., 2018). Um hardware que se tornou comumna industria é o FPGA (Field Programmable Gate Array), um dispositivo lógico progra-mável que suporta a implementação de circuitos digitais. Atuando em setores que dependede desempenho, paralelismo e tempo real. Por ser hardware, N cálculos podem estar ro-dando em paralelo e entregando o resultado no mesmo pulso de clock, algo impossível paraum software (PRADO, 2014). Assim este trabalho propõe implementar o protocolo PTPem duas placas FPGA (mestre e escravo) que se comunicam entre si, para demonstrar asincronização do relógio do FPGA escravo com uma precisão de nanossegundos.

Palavras-chave

Sincronização em Hardware. PTP. IEEE-1588v2. FPGA. Protocolo de sincronização de tempo.

Referências

KUNG, Y.-S.; HUANG, C.-C.; TSAI, M.-H. Fpga realization of an adaptive fuzzycontroller for pmlsm drive. In: . [s.n.], 2009. v. 56, n. 8, p. 2923 – 2932. ISSN 02780046.AC motor drives;Adaptive fuzzy controller;Adjustable mechanisms;Field programmablegate array (FPGAs);Permanent magnet linear synchronous motor;Permanent magnetmotor;Trapezoidal velocity profile;VHSIC hardware description languages;. Disponível em: <http://dx.doi.org/10.1109/TIE.2009.2023638>.

KYRIAKAKIS, E.; SPARSO, J.; SCHOEBERL, M. Hardware assisted clocksynchronization with the ieee 1588-2008 precision time protocol. In: . Poitiers, France:[s.n.], 2018. p. 51 – 60. Clock Synchronization;FPGA implementations;Hardwareassist;IEEE 1588-2008;Precise time protocols;Wcet analysis;. Disponível em:<http://dx.doi.org/10.1145/3273905.3273920>.

NEWS, R. W.IEEE 1588v2A Look at Time and Frequency Synchronization. 2014.Disponível em: <https://www.rcrwireless.com/20140513/wireless/ieee-1588v2>. Acessoem: 15 out 2019.

PEDRETTI, D.; BELLATO, M.; ISOCRATE, R.; BERGNOLI, A.; BRUGNERA, R.;CORTI, D.; CORSO, F. D.; GALET, G.; GARFAGNINI, A.; GIAZ, A.; LIPPI, I.;MARINI, F.; ANDRONICO, G.; ANTONELLI, V.; BALDONCINI, M.; BERNIERI, E.;BRIGATTI, A.; BUDANO, A.; BUSCEMI, M.; BUSSINO, S.; CARUSO, R.; CHIESA,D.; CLEMENTI, C.; DING, X.; DUSINI, S.; FABBRI, A.; FORD, R.; FORMOZOV,A.; GIAMMARCHI, M.; GRASSI, M.; INSOLIA, A.; LOMBARDI, P.; MANTOVANI,F.; MARI, S.; MARTELLINI, C.; MARTINI, A.; MERONI, E.; MIRAMONTI, L.;MONFORTE, S.; MONTINI, P.; MONTUSCHI, M.; NASTASI, M.; ORTICA, F.;PAOLONI, A.; PREVITALI, E.; RANUCCI, G.; RE, A.; RICCI, B.; ROMANI,A.; SALAMANNA, G.; SAWY, F.; SETTANTA, G.; SISTI, M.; SIRIGNANO, C.;STANCO, L.; STRATI, V.; VERDE, G. Nanoseconds timing system based on ieee1588 fpga implementation.IEEE Transactions on Nuclear Science, v. 66, n. 7, p.1151 – 1158, 2019. ISSN 00189499. European organization for nuclear researches;Eyediagrams;Field-programmable gate array implementations;Front end electronics;Hardwareimplementations;Local area networks (LAN);Precision time protocols;Timing systems;.Disponível em: <http://dx.doi.org/10.1109/TNS.2019.2906045>.

PRADO, A. C.FPGA. 2014. Disponível em: <https://www.embarcados.com.br/fpga/>.Acesso em: 16 out 2019.

QI, M.; WANG, X.; YANG, Z. Design and implementation of ieee1588 timesynchronization messages timestamping based on fpga. In: . [s.n.], 2011. p. 1566 –1570. Clock Synchronization;Design and implementations;Hardware circuits;Hardwaresolutions;IEEE1588;Media Independent Interface (MII);Precise time protocols;Timesynchronization;. Disponível em: <http://dx.doi.org/10.1109/DRPT.2011.5994146>.

SAMBERG, L.IEEE-1588 v2 (PTP). 2017. Disponível em: <https://wiki.mef.net/pages/viewpage.action?pageId=29230774>. Acesso em: 15 out 2019

Arquivos do TCC

• Resumo Expandido.pdf