Mudanças entre as edições de "Implementação de sistemas de telecomunicações digitais utilizando simulink e HDL coder"
(Criou página com '=Resumo= Este projeto pretende-se realizar um trabalho de pesquisa que visa estudar a utilização do ambiente Simulink® associado ao HDL (Hardware Description Language) Coder, ...') |
|||
| Linha 6: | Linha 6: | ||
=Aluno bolsista= | =Aluno bolsista= | ||
| − | 1 Vaga aberta | + | 1 Vaga aberta ver detalhes em http://bit.ly/MuralTelecomIFSC |
| + | |||
| + | =Características da Bolsa= | ||
| + | O projeto será financiado com bolsa [http://www.cnpq.br/web/guest/pibiti PIBITI do CNPq] e será executado entre Agosto de 2015 e Julho de 2015. | ||
Edição das 20h19min de 7 de julho de 2015
Resumo
Este projeto pretende-se realizar um trabalho de pesquisa que visa estudar a utilização do ambiente Simulink® associado ao HDL (Hardware Description Language) Coder, para a realização em hardware programável, especificamente FPGA (Field Programmable Gate Array), de blocos comumente utilizados em sistemas de telecomunicações. São objetivos do projeto o estudo do Simulink®, HDL Coder e HDL Verifier da Matworks. O desenvolvimento de blocos comumente utilizados em sistemas de telecomunicações tais como moduladores, filtros digitais, misturadores e geradores de sinal, utilizando para tal o Simulink, que é um ambiente de diagramas de blocos para a simulação de projetos baseados em modelos. A realização e teste destes blocos em hardware será feita através da conversão de código para VHDL utilizando os toolboxes HDL Coder e HDL Verifier e Modelsim da ALTERA. A síntese e programação dos blocos desenvolvidos em FPGA será realizada utilizando o software Quartus II da ALTERA.
Professor Orientador
Aluno bolsista
1 Vaga aberta ver detalhes em http://bit.ly/MuralTelecomIFSC
Características da Bolsa
O projeto será financiado com bolsa PIBITI do CNPq e será executado entre Agosto de 2015 e Julho de 2015.