Contribuições do(a) usuário(a)
Ir para navegação
Ir para pesquisar
- 14h54min de 29 de outubro de 2020 dif his -1 MIC29004-2020-1 →Aula 03/02/2019: Correções e Prática atual
- 00h17min de 27 de agosto de 2020 dif his +35 Setup Ferramentas AVR para Assembly atual
- 00h15min de 27 de agosto de 2020 dif his -44 Setup Ferramentas AVR para Assembly
- 15h51min de 7 de abril de 2020 dif his +28 PJI29006-2020-1 →Página dos Grupos atual
- 15h35min de 7 de abril de 2020 dif his +26 PJI29006-2020-1 →Aula 07/04/2019: Definição do Projeto
- 15h34min de 7 de abril de 2020 dif his +517 PJI29006-2020-1 →Aula 07/04/2019: Definição do Projeto
- 15h29min de 7 de abril de 2020 dif his +11 PJI29006-2020-1 →Aula 07/04/2019: Definição do Projeto
- 15h28min de 7 de abril de 2020 dif his +960 PJI29006-2020-1 →Aula 03/03/2019: Seminários e Especificação do Projeto
- 12h54min de 12 de março de 2020 dif his +110 MIC29004-2020-1 →Aula 05/02/2019: Introdução à Arquitetura e Organização de Computadores
- 11h20min de 11 de março de 2020 dif his +104 DLP29007-2020-1 →Aula 03/03/2020 – Síntese do VHDL (cont.) atual
- 15h07min de 5 de março de 2020 dif his +36 MIC29004-2020-1 →Aula 05/02/2019: Introdução à Arquitetura e Organização de Computadores
- 15h04min de 5 de março de 2020 dif his +632 MIC29004-2020-1 →Aula 03/02/2019: Introdução à Arquitetura de Computadores
- 22h30min de 4 de março de 2020 dif his -6 PJI29006-2020-1 →Atividade (Próxima Aula):
- 23h16min de 3 de março de 2020 dif his +3 PJI29006-2020-1
- 23h15min de 3 de março de 2020 dif his +1 981 PJI29006-2020-1
- 22h50min de 3 de março de 2020 dif his -29 STE-EngTel (página) Limpou toda a página atual Etiqueta: anulando
- 22h29min de 2 de março de 2020 dif his 0 DLP29007-2020-1 →Aula 02/03/2020 – Síntese do VHDL (cont.)
- 22h15min de 2 de março de 2020 dif his +551 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 22h05min de 2 de março de 2020 dif his -108 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 21h10min de 2 de março de 2020 dif his 0 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Arquitetura de Computadores
- 21h10min de 2 de março de 2020 dif his +342 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Arquitetura de Computadores
- 21h08min de 2 de março de 2020 dif his +487 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Memória (cont.)
- 20h19min de 2 de março de 2020 dif his +146 MIC29004-2020-1 →Aula 27/02/2019: Associação de Memória
- 20h15min de 2 de março de 2020 dif his -8 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Memória (cont.)
- 19h13min de 2 de março de 2020 dif his +110 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Memória (cont.)
- 19h12min de 2 de março de 2020 dif his -8 MIC29004-2020-1 →Microprocessadores: Diário de Aula 2020-1
- 16h34min de 27 de fevereiro de 2020 dif his -25 MIC29004-lista1 →Memória atual
- 16h33min de 27 de fevereiro de 2020 dif his +47 MIC29004-lista1 →Memória
- 15h45min de 27 de fevereiro de 2020 dif his +458 MIC29004-2020-1 →Aula 20/02/2019: Revisão e Introdução à Memória (cont.)
- 10h32min de 21 de fevereiro de 2020 dif his +2 MIC29004-2020-1 →Exemplo de Caminho de Dados Rudimentar
- 15h48min de 20 de fevereiro de 2020 dif his +104 MIC29004-2020-1 →Aula 20/02/2019: Revisão e Introdução à Memória (cont.)
- 15h47min de 20 de fevereiro de 2020 dif his +387 MIC29004-2020-1 →Aula 18/02/2019: Revisão e Introdução à Memória (cont.)
- 15h08min de 18 de fevereiro de 2020 dif his +141 MIC29004-2020-1 →Aula 18/02/2019: Revisão e Introdução à Memória (cont.)
- 13h57min de 18 de fevereiro de 2020 dif his +105 MIC29004-2020-1 →Exemplo de Caminho de Dados Rudimentar
- 13h30min de 18 de fevereiro de 2020 dif his +787 MIC29004-2020-1
- 09h11min de 18 de fevereiro de 2020 dif his +108 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 07h10min de 18 de fevereiro de 2020 dif his +217 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 07h02min de 18 de fevereiro de 2020 dif his 0 DLP29007-2020-1 →Aula 16/08/2019 – Síntese do VHDL
- 07h02min de 18 de fevereiro de 2020 dif his +626 DLP29007-2020-1
- 12h51min de 14 de fevereiro de 2020 dif his +306 MIC29004-2020-1 →Aula 13/02/2019: Introdução à Memória
- 15h47min de 13 de fevereiro de 2020 dif his 0 MIC29004-2020-1 →Aula 11/02/2019: Introdução à Memória
- 15h23min de 13 de fevereiro de 2020 dif his +1 745 MIC29004-2020-1
- 21h46min de 11 de fevereiro de 2020 dif his +69 PJI29006-2020-1
- 16h47min de 11 de fevereiro de 2020 dif his +46 PJI29006-2020-1 →Aula 11/02/2019: Apresentação da Disciplina
- 16h41min de 11 de fevereiro de 2020 dif his -8 PJI29006-2020-1
- 11h09min de 11 de fevereiro de 2020 dif his +6 PJI29006-2020-1
- 11h06min de 11 de fevereiro de 2020 dif his +218 PJI29006-2020-1
- 11h03min de 11 de fevereiro de 2020 dif his +2 385 N PJI29006-2020-1 Criou página com '=Dados da Disciplina= *'''Tutores:''' Roberto de Matos *'''Encontros:''' 3 13:30h no Laboratório de Redes *Informações da disciplina *PJI2-EngTel (Pl...'
- 22h53min de 10 de fevereiro de 2020 dif his 0 Cronograma de atividades (MIC-EngTel) atual
- 22h53min de 10 de fevereiro de 2020 dif his -114 Cronograma de atividades (MIC-EngTel)