Mudanças entre as edições de "DLP29007-Engtelecom(2017-2) - Prof. Marcos Moecke"
Ir para navegação
Ir para pesquisar
Linha 15: | Linha 15: | ||
::Ver também os slides [http://docente.ifsc.edu.br/arliones.hoeller/dlp2/slides/dlp29007-lecture02-synthesis.pdf Unidade 2: Processo de Síntese do código VDHL] | ::Ver também os slides [http://docente.ifsc.edu.br/arliones.hoeller/dlp2/slides/dlp29007-lecture02-synthesis.pdf Unidade 2: Processo de Síntese do código VDHL] | ||
::Ver [https://www.altera.com/support/support-resources/operation-and-testing/io/io-features.html#ProgrammableDelay IO -features: Programmable Delay] Uso dos atrasos programáveis nos pinos programáveis de I/O | ::Ver [https://www.altera.com/support/support-resources/operation-and-testing/io/io-features.html#ProgrammableDelay IO -features: Programmable Delay] Uso dos atrasos programáveis nos pinos programáveis de I/O | ||
− | |||
− | |||
==Unidade 3== | ==Unidade 3== | ||
− | ;Aula | + | ;Aula 8 e 9 (4 e 5 Set): |
* Eficiência de Circuitos Combinacionais | * Eficiência de Circuitos Combinacionais | ||
:* Compartilhamento de Operadores (Ex: 7.2.1, 7.2.2, 7.2.3, 7.2.4) | :* Compartilhamento de Operadores (Ex: 7.2.1, 7.2.2, 7.2.3, 7.2.4) | ||
Linha 25: | Linha 23: | ||
:* Análise da área (Elementos Lógicos) x tempo de propagação. | :* Análise da área (Elementos Lógicos) x tempo de propagação. | ||
:* Questões relacionadas com o Leiaute do circuito | :* Questões relacionadas com o Leiaute do circuito | ||
− | ::* Exemplos de circuitos XOR; (Ex:L7.15 - 7.18 ) | + | ::* Exemplos de circuitos XOR; (Ex: L7.15 - 7.18 e 7.19 - 7.23) |
− | ::* Exemplos de Deslocador ('' | + | ::* Exemplos de Deslocador (''rotate_right'') (Ex: L7.27, 7.28) |
− | ::* Exemplos de Multiplicadores (Ex: ) | + | ::* Exemplos de Deslocador (''three-function'') (Ex: L7.13, 7.14, 7.29) |
+ | ::* Exemplos de Multiplicadores (Ex: L7.34, 7.35) | ||
::Ver pag. 163 a 211 de <ref name="PONG2006a" /> | ::Ver pag. 163 a 211 de <ref name="PONG2006a" /> | ||
::Ver também os slides [http://docente.ifsc.edu.br/arliones.hoeller/dlp2/slides/dlp29007-lecture03-efficient_comb_circuits.pdf Unidade 3: Eficiência de Circuitos Combinacionais] | ::Ver também os slides [http://docente.ifsc.edu.br/arliones.hoeller/dlp2/slides/dlp29007-lecture03-efficient_comb_circuits.pdf Unidade 3: Eficiência de Circuitos Combinacionais] | ||
+ | |||
+ | <!-- | ||
;Aula 12 (4 Abr) - Marcos: | ;Aula 12 (4 Abr) - Marcos: | ||
* Eficiência de Circuitos Combinacionais | * Eficiência de Circuitos Combinacionais |
Edição das 13h20min de 4 de setembro de 2017
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Unidade 1
- Aula 6 e 7 (22 e 29 Ago)
- Processo de Síntese do código VDHL
- Limitações dos softwares de EDA: Computabilidade, Complexidade Computacional
- Realização dos operadores VHDL: simplificações para operando constante
- Realização dos tipos de dados: Alta impedância 'Z' -> buffer tri-state;
- Realização dos tipos de dados: uso de don't care '-'
- Tempos de propagação, caminho crítico, caminho falso,
- Síntese com restrições temporais,
- Perigos/Armadilhas (Glitches estáticos e dinâmicos, circuitos sensíveis ao atraso)
- Ver pag. 125 a 162 de [1]
- Ver também os slides Unidade 2: Processo de Síntese do código VDHL
- Ver IO -features: Programmable Delay Uso dos atrasos programáveis nos pinos programáveis de I/O
Unidade 3
- Aula 8 e 9 (4 e 5 Set)
- Eficiência de Circuitos Combinacionais
- Compartilhamento de Operadores (Ex: 7.2.1, 7.2.2, 7.2.3, 7.2.4)
- Compartilhamento de funcionalidades (Ex: L7.1, L7.2, L7.3, L7.4, L7.5)
- Análise da área (Elementos Lógicos) x tempo de propagação.
- Questões relacionadas com o Leiaute do circuito
- Exemplos de circuitos XOR; (Ex: L7.15 - 7.18 e 7.19 - 7.23)
- Exemplos de Deslocador (rotate_right) (Ex: L7.27, 7.28)
- Exemplos de Deslocador (three-function) (Ex: L7.13, 7.14, 7.29)
- Exemplos de Multiplicadores (Ex: L7.34, 7.35)
- Ver pag. 163 a 211 de [1]
- Ver também os slides Unidade 3: Eficiência de Circuitos Combinacionais
Referências Bibliográficas: