DLP29007-2020-1

Dispositivos Lógicos Programáveis 2: Diário de Aula 2020-1

• Professor: Roberto de Matos
• Encontros: 3ª feira às 7:30h e 4ª feira ímpar às 9:40h
• Local: Laboratório de Sistemas Digitais
• Atendimento Paralelo: 3ª feira às 10h e 5ª feira às 14:30h (1h cada)
• Plano de Ensino
• Cronograma de Aulas:
  • Conteúdo Programado no SIGAA
  • Diário de execução e material na Wiki

Links Úteis

• Usando os Kits de FPGA
  • Preparando para gravar o circuito lógico no FPGA
  • Configuração da USB para programação do FPGA via JTAG
  • Interfaces de entrada e saída da DE2-115

Materiais de Aula

• Lecture 01: Complexity Mangement and the Design of Complex Digital Systems

Aula 11/02/2020 – Apresentação

• Apresentação do professor.
• Apresentação da disciplina.
• Artigos:
  • Building FPGA applications on AWS — and yes, for Deep Learning too
  • COULD FPGAS OUTWEIGH CPUS IN COMPUTE SHARE?
  • FOMU

Aula 12/02/2020 – Complexidade e Projeto de Sistemas Digitais

• Exemplo uC vs. FPGA
• Notas de Aula:
  • Lecture 01: Complexity Mangement and the Design of Complex Digital Systems

Aula 18/02/2020 – Síntese do VHDL

• Notas de Aula:
  • Lecture 02: Synthesis of VHDL Code

• Experimento:
  • Medição de tempos de propagação em circuitos combinacionais Até Visualização dos tempos de propagação no Chip Planner
  • Uso de Logic Lock para definir a área a ser ocupada pelo circuito

• Exercício:
  • Exercício 01: Tempo de Propagação

Aula 03/03/2020 – Síntese do VHDL (cont.)

• Objetivo:
  • Discutir Exercício 01: Tempo de Propagação

Aula 10/03/2020 – Síntese do VHDL (cont.)

• Objetivo:
  • Finalizar os conceitos de Síntese do VHDL

• Notas de Aula:
  • Lecture 02: Synthesis of VHDL Code

• Experimento:
  • Medição de tempos de propagação em circuitos combinacionais A partir de "Configurando o compilador"