Mudanças entre as edições de "DLP29006-Engtelecom (Diário) - Prof. Marcos Moecke"
Ir para navegação
Ir para pesquisar
Linha 4: | Linha 4: | ||
{{collapse top |expand=true| Unidade 1 - Introdução a disciplina}} | {{collapse top |expand=true| Unidade 1 - Introdução a disciplina}} | ||
− | ;Aula 1 (6 Out: | + | ;Aula 1 (6 Out): |
* [[DLP1-EngTel (Plano de Ensino) | APRESENTAÇÃO DA DISCIPLINA]] | * [[DLP1-EngTel (Plano de Ensino) | APRESENTAÇÃO DA DISCIPLINA]] | ||
* Os materiais, prazos, documentação, histórico de trabalhos anteriores estão publicados nesta wiki. | * Os materiais, prazos, documentação, histórico de trabalhos anteriores estão publicados nesta wiki. | ||
Linha 13: | Linha 13: | ||
* Além dos horários de aula síncrona, serão agendados horários de [https://meet.google.com/qqp-uhue-jgc ATENDIMENTO EXTRACLASSE] para que os alunos possam tirar dúvidas da disciplina ou das ferramentas de ensino. | * Além dos horários de aula síncrona, serão agendados horários de [https://meet.google.com/qqp-uhue-jgc ATENDIMENTO EXTRACLASSE] para que os alunos possam tirar dúvidas da disciplina ou das ferramentas de ensino. | ||
* Para a comunicação entre professor-aluno, além dos avisos do [https://sigaa.ifsc.edu.br/sigaa/verTelaLogin.do Sistema Acadêmimco (SIGAA)], utilizaremos a plataforma [https://dlp29006.slack.com/ SLACK]. Sugere-se que os alunos também a utilizem para comunicação entre eles, principalmente nos trabalhos em equipe. | * Para a comunicação entre professor-aluno, além dos avisos do [https://sigaa.ifsc.edu.br/sigaa/verTelaLogin.do Sistema Acadêmimco (SIGAA)], utilizaremos a plataforma [https://dlp29006.slack.com/ SLACK]. Sugere-se que os alunos também a utilizem para comunicação entre eles, principalmente nos trabalhos em equipe. | ||
− | + | ||
− | ;Aula 2 ( | + | ;Aula 2 (7 Out): |
*Introdução aos dispositivos lógicos programáveis: | *Introdução aos dispositivos lógicos programáveis: | ||
:* Conceito, tipos de PLDs | :* Conceito, tipos de PLDs | ||
Linha 47: | Linha 47: | ||
::* [https://en.wikipedia.org/wiki/Field-programmable_gate_array#Basic_process_technology_types FPGA Basic process technology types] | ::* [https://en.wikipedia.org/wiki/Field-programmable_gate_array#Basic_process_technology_types FPGA Basic process technology types] | ||
::* [https://en.wikipedia.org/wiki/Field-programmable_gate_array#Major_manufacturers FPGA Major manufacturers] | ::* [https://en.wikipedia.org/wiki/Field-programmable_gate_array#Major_manufacturers FPGA Major manufacturers] | ||
− | + | <!-- | |
;Aula 3 (13 mai): | ;Aula 3 (13 mai): | ||
* Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O | * Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O |
Edição das 11h02min de 7 de outubro de 2021
Registro on-line das aulas
Unidade 1 - Introdução a disciplina
- 3 ENCONTROS
Unidade 1 - Introdução a disciplina | ||
---|---|---|
|
Unidade 2 - Introdução ao VHDL e ambienta EDA - QUARTUS
- 5 ENCONTROS
Unidade 2 - Introdução ao VHDL e ambienta EDA - QUARTUS |
---|