DLP2-EngTel (página)

Dispositivos Lógicos Programáveis II

• Professores: Arliones Hoeller e Marcos Moecke
• Plano de Ensino (NÃO OFICIAL - SENDO REVISTO)
• Cronograma
• Horário das aulas e atendimento paralelo

Material de aula

• Semestre 2017-2 - Prof. Marcos Moecke - Wiki
• Semestre 2017-2 - Prof. Arliones - Moodle

Notas de aula

Estas notas de aula são baseadas nas dispobilizadas pelo Prof. Pong P. Chu em [1].

• Lecture 01: Complexity Mangement and the Design of Complex Digital Systems
• Lecture 02: Synthesis of VHDL Code
• Lecture 03: Efficient Design of Combinational Circuits
• Lecture 04: Efficient Design of Sequential Circuits
• Lecture 05: Design of Sequential Circuits: Practice
• Lecture 06: Finite State Machines: Principle and Practice
• Lecture 07: Register Transfer Methodology: Principle
• Lecture 08: Register Transfer Methodology: Practice

Roteiros

• Laboratórios com Altera NIOS2
• Configuração e uso do Signal Tap

Avaliação

Neste tópico serão listadas as Atividades Práticas realizadas ao longo do semestre. Para cada uma dessas atividades o aluno/equipe que não entrega-la no prazo preestabelecido, poderá entregar a atividade com: uma semana de atraso obtendo no máximo o valor 8; duas semanas de atraso obtendo no máximo o valor 6; três semanas de atraso obtendo no máximo o valor 4;

Os critérios de avaliação estão descritos no Plano de Ensino.

PARA ENTREGAR

Neste semestre as atividades avaliativas estão sendo entregues através da plataforma Moodle. O aluno deverá fazer o login usando o login e senha do portal do aluno.

Recursos de Laboratório

Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD. Atualmente a forma mais eficiente de acesso é através do Cliente X2GO. O procedimento de instalação/ configuração e uso do Quartus/Modelsim/QSIM está descrito em Acesso ao IFSC-CLOUD#Cliente X2GO (recomendado).

Para a geração de documentação/relatórios técnicos/artigos, está disponibilizada a plataforma Sharelatex do IFSC-CLOUD. Utilize preferencialmente o modelo de artigo no padrão ABNT.

Para estudo de FPGAs o Laboratório de Programação dispõe de kits Mercúrio IV da Macnica-DHW e também DE2-115 da Terasic. Veja como utilizar estes kits em Preparando para gravar o circuito lógico no FPGA, one além de acesso aos manuais dos fabricantes, você tem acesso a uma descrição resumida da pinagem mais utilizada desses kits.

Para depurar seu circuito em uma FPGA de verdade, pode ser interessante utilizar o SignalTapII da Altera, que permite realizar análise lógica dos sinais no seu circuito. Para iniciar o uso da ferramenta, siga este tutorial.

Para determinar os caminhos críticos do projeto (ou os tempos de propagação entre quaisquer nós de um projeto, utilize a Análise de Caminho Crítico com Qaurtus II.

Referências Bibliográficas:

Curso de Engenharia de Telecomunicações

Conteúdo

Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos
Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos Leituras recomendadas: Capítulo 1 do livro do Chu; Capítulo 1 do livro do Harris; Notas de aula 01.

Síntese de Código VHDL
Síntese de Código VHDL Leitura recomendada: Capítulo 6 do livro do Chu; Notas de aula 02.

Eficiência de Circuitos Combinacionais
Eficiência de Circuitos Combinacionais Leitura recomendada: Capítulo 7 do livro do Chu; Notas de aula 03. Medição de tempos de propagação em circuitos combinacionais

Eficiência de Circuitos Sequenciais
Eficiência de Circuitos Sequenciais Leitura recomendada: Capítulos 8 e 9 do livro do Chu; Notas de aula 04 e 05.

Eficiência de Máquinas de Estado
Eficiência de Máquinas de Estado Leitura recomendada: Capítulo 10 do livro do Chu; Notas de aula 06.

Register Transfer Methodology
Register Transfer Methodology Leitura recomendada: Capítulos 11 e 12 do livro do Chu; Notas de aula 07 e 08.

Projeto Hierárquico e Parametrizado
Projeto Hierárquico e Parametrizado Leitura recomendada: Capítulos 13, 14 e 15 do livro do Chu; Notas de aula 09, 10 e 11.

Clock e Sincronização
Clock e Sincronização Leitura recomendada: Capítulo 16 do livro do Chu; Notas de aula 12.

Links Auxiliares

• Parallel Prefix Computation
• Getting Started with the TimeQuest Timing Analyzer Altera
• Modelos de Temporização nos FPGAs

• Materiais auxiliares do livro do Pong Chu
• Código dos Exemplos do livro do Pong Chu
• Fitting Algorithms, Seeds, and Variation - ALTERA
• Tips for Incremental Compilation and LogicLock - ALTERA