Mudanças entre as edições de "DLP2-EngTel (Plano de Ensino)"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 30: Linha 30:
 
:7. Processadores embarcados e depuração em FPGA (12h): Configuração e geração de processadores; Desenvolvimento de software embarcado; Integração de processadores com lógica externa; Depuração via analisador lógico embarcado.
 
:7. Processadores embarcados e depuração em FPGA (12h): Configuração e geração de processadores; Desenvolvimento de software embarcado; Integração de processadores com lógica externa; Depuração via analisador lógico embarcado.
 
;Estratégias de ensino utilizadas
 
;Estratégias de ensino utilizadas
−
:Aulas expositivas e dialogadas com o uso de lousa e projetor multimídia; roteiros de atividades em laboratório para aquisição de habilidades básicas; projetos baseados no conteúdo programático para verificar aplicação dos conceitos abordados.
+
* Aulas expositivas e dialogadas síncronas via a internet;
 +
* Videoaulas assíncronas com atividades para fixação do conteúdo;
 +
* Roteiros de atividades de simulação e análise com tutoria assíncrona;
 +
* Projetos baseados no conteúdo programático para verificar aplicação dos conceitos abordados.
  
 
;Critérios e instrumentos de avaliação
 
;Critérios e instrumentos de avaliação
−
# N1: Frequência e postura em sala de aula (10%)  
+
# TA: Testes de acompanhamento (20%)
−
# N2: Atividades Práticas (90%)
+
# AN: Atividades (40%)
 +
# PJ: Projeto final (40%)
  
−
* Para cada avaliação e também o resultado final (RF) será atribuído um valor entre 0 e 10.
+
Sendo o Resultado Final (RF) calculado da seguinte forma:
 +
RF = TA*2 + AN*4 + PJ*4
 +
 
 +
* Para cada avaliação será atribuído um valor entre 0 e 10 e para o RF entre 1 e 10.
 
* Valores não inteiros obtidos na média do RF serão arredondados:  
 
* Valores não inteiros obtidos na média do RF serão arredondados:  
 
::a) para baixo se a parte fracionária for menor que 0,4.  
 
::a) para baixo se a parte fracionária for menor que 0,4.  
 
::b) para cima se a parte fracionária for maior que 0,6.  
 
::b) para cima se a parte fracionária for maior que 0,6.  
 
::c) de acordo com a avaliação subjetiva e frequência do aluno se a parte fracionária estiver entre 0,4 e 0,6.
 
::c) de acordo com a avaliação subjetiva e frequência do aluno se a parte fracionária estiver entre 0,4 e 0,6.
−
* O resultado final mínimo para aprovação é 6 (seis), devendo o aluno ter os conceitos superiores ou iguais a 6 na N2 ("Atividades Práticas").
+
* O resultado final mínimo para aprovação é 6 (seis), devendo o aluno ter os conceitos superiores ou iguais a 6 na AN e PJ.
−
* Ao aluno que tiver frequência inferior a 75% na disciplina será atribuído RF = 0;
+
* A frequência será avaliada pelos encontros síncronos e pelas entregas das atividades no prazo. Mais de um mês sem presença ou entregas (sem justificativa prévia) será considerado abandono da disciplina.
−
* As "Atividades Práticas" são realizadas ao longo do semestre. Para cada atividade o aluno/equipe que não entregá-la no prazo preestabelecido, poderá entregar a atividade com desconto de 1 ponto por dia de atraso. Sendo permitido 7 dias de atraso no máximo.
+
* As "Atividades" são realizadas ao longo do semestre. Para cada atividade o aluno/equipe que não entregá-la no prazo preestabelecido, poderá entregar a atividade com desconto de 1 ponto por dia de atraso. Sendo permitido 7 dias de atraso no máximo.
  
 
=Bibliografia do PPCv2015-2=
 
=Bibliografia do PPCv2015-2=
Linha 65: Linha 72:
 
;Bibliografia Básica
 
;Bibliografia Básica
  
−
# D'amore, Roberto '''VHDL - Descrição e Síntese de Circuitos Digitais'''; 2ª ed. [S.l]:LTC, 2012. 259p.  ISBN  9788521620549. Qtdade Na Biblioteca para a Disciplina:6
+
# D'amore, Roberto '''VHDL - Descrição e Síntese de Circuitos Digitais'''; 2ª ed. [S.l]:LTC, 2012. 259p.  ISBN  9788521620549.
−
# IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel '''Elementos de eletrônica digital'''; 35ª ed. São Paulo:Érica, 2003. 524p.  ISBN  8571940193. Qtdade Na Biblioteca para a Disciplina:8
+
# IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel '''Elementos de eletrônica digital'''; 35ª ed. São Paulo:Érica, 2003. 524p.  ISBN  8571940193.
−
# Pong P. Chu '''RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability'''; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p.  ISBN  9780471720928. Qtdade Na Biblioteca para a Disciplina:0
+
# Pong P. Chu '''RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability'''; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p.  ISBN  9780471720928.
  
 
;Bibliografia Complementar
 
;Bibliografia Complementar
  
−
# James W. Bignell e Robert Donovan '''Eletrônica Digital'''; 5ª ed. São Paulo:Cengage Learning, 2010. 672p.  ISBN  9788522107452. Qtdade Na Biblioteca para a Disciplina:2
+
# James W. Bignell e Robert Donovan '''Eletrônica Digital'''; 5ª ed. São Paulo:Cengage Learning, 2010. 672p.  ISBN  9788522107452.
−
# SASS, Ronald; SCHMIDT,Andrew G. '''Embedded Systems Design with Platform FPGAs: Principles and Practices.'''; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p.  ISBN  9780123743336. Qtdade Na Biblioteca para a Disciplina:2
+
# SASS, Ronald; SCHMIDT,Andrew G. '''Embedded Systems Design with Platform FPGAs: Principles and Practices.'''; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p.  ISBN  9780123743336.  
−
# PEDRONI, Volnei A '''Finite State Machines in Hardware'''; 1ª ed. [S.l]:The MIT Press, 2013. p.  ISBN  9780262019668. Qtdade Na Biblioteca para a Disciplina:2
+
# PEDRONI, Volnei A '''Finite State Machines in Hardware'''; 1ª ed. [S.l]:The MIT Press, 2013. p.  ISBN  9780262019668.
−
# DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. '''Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems''';  ed. [S.l]:Wiley-Interscience, 2006. 808p.  ISBN  9780471687832. Qtdade Na Biblioteca para a Disciplina:2
+
# DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. '''Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems''';  ed. [S.l]:Wiley-Interscience, 2006. 808p.  ISBN  9780471687832.  
−
# KILTS, Steve '''Advanced FPGA Design: Architecture, Implementation, and Optimization'''; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p.  ISBN  9780470054376. Qtdade Na Biblioteca para a Disciplina:2
+
# KILTS, Steve '''Advanced FPGA Design: Architecture, Implementation, and Optimization'''; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p.  ISBN  9780470054376.  
−
# NAVABI, Zainalabedin '''Embedded Core Design with FPGAs'''; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p.  ISBN  9780071474818. Qtdade Na Biblioteca para a Disciplina:2
+
# NAVABI, Zainalabedin '''Embedded Core Design with FPGAs'''; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p.  ISBN  9780071474818.  
  
 +
<!==
 
Comentários: Navabi não estava no PPC e tem 2. Bignel tem 12...
 
Comentários: Navabi não estava no PPC e tem 2. Bignel tem 12...
  
Linha 92: Linha 100:
 
# KILTS, Steve '''Advanced FPGA Design: Architecture, Implementation, and Optimization'''; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p.  ISBN  9780470054376
 
# KILTS, Steve '''Advanced FPGA Design: Architecture, Implementation, and Optimization'''; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p.  ISBN  9780470054376
 
# Volnei A. Pedroni '''Finite State Machines in Hardware'''; 1ª ed. [S.l]:The MIT Press, 2013. p.  ISBN  9780262019668
 
# Volnei A. Pedroni '''Finite State Machines in Hardware'''; 1ª ed. [S.l]:The MIT Press, 2013. p.  ISBN  9780262019668
 +
==>
  
 
=ANEXOS=
 
=ANEXOS=

Edição das 23h03min de 5 de novembro de 2020

LogoIFSCCampusSJ.png

MINISTÉRIO DA EDUCAÇÃO
SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
CAMPUS SÃO JOSÉ
Curso de Engenharia de Telecomunicações

Plano de Ensino de 2016-1 - atual

DLP2 - DISPOSITIVOS LÓGICOS PROGRAMÁVEIS II

VOLTAR

UCs vizinhas
CARGA HORÁRIA: 3 HORAS/SEMANA 54 HORAS. TEÓRICA = 18 HORAS. LABORATÓRIO = 36 HORAS
PRÉ REQUISITOS: DLP1, MIC
DISCIPLINAS SUCESSORAS: PJI3
MÓDULO ESPECIALIZANTE
Ementa
Implementação de módulos de hardware em FPGA, reconfiguração de FPGA, processadores embarcados em FPGA, projetos avançados de sistemas utilizando FPGA
Objetivos

Ao concluir a disciplina os alunos deverão ser capazes de projetar e desenvolver, de modo sistemático, sistemas digitais complexos com as seguintes características:

  • Projetos desenvolvidos para geração de RTL eficiente;
  • Projetos integráveis a grandes sistemas;
  • Projetos portáveis, independentes de dispositivos, dependente de software, e reusáveis;
  • Projetos configuráveis e parametrizáveis;
Conteúdo Programático
1. Introdução a Sistemas digitais avançados (6h): Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos; Processo de síntese de código VHDL.
2. Projeto de circuitos combinacionais eficientes (6h): Compartilhamento de operadores e funcionalidades; Otimização de leiaute.
3. Projeto de circuitos sequenciais eficientes (8h): Tipos de sincronismo de circuitos; Circuitos sequenciais síncronos; Projetos síncronos; Boas práticas em projetos sequenciais; Contadores; Registradores;
4. Máquinas de estados finitos - MEF (6h): Representação; Análise temporal e desempenho; Tipos Moore vs Mealy; Descrição em VHDL; Otimizações.
5. Register Transfer Methodology (8h): Visão geral da metodologia; Máquinas de estados finitos com fluxo de dados (MEFD); Análise temporal, desempenho, e síntese de MEFD.
6. Projeto hierárquico e parametrizado (8h): Uso de declaração e especificação de configuração; Forma de especificação de parâmetros; uso de IF GENERATE; Particionamento;
7. Processadores embarcados e depuração em FPGA (12h): Configuração e geração de processadores; Desenvolvimento de software embarcado; Integração de processadores com lógica externa; Depuração via analisador lógico embarcado.
Estratégias de ensino utilizadas
  • Aulas expositivas e dialogadas síncronas via a internet;
  • Videoaulas assíncronas com atividades para fixação do conteúdo;
  • Roteiros de atividades de simulação e análise com tutoria assíncrona;
  • Projetos baseados no conteúdo programático para verificar aplicação dos conceitos abordados.
Critérios e instrumentos de avaliação
  1. TA: Testes de acompanhamento (20%)
  2. AN: Atividades (40%)
  3. PJ: Projeto final (40%)

Sendo o Resultado Final (RF) calculado da seguinte forma: RF = TA*2 + AN*4 + PJ*4

  • Para cada avaliação será atribuído um valor entre 0 e 10 e para o RF entre 1 e 10.
  • Valores não inteiros obtidos na média do RF serão arredondados:
a) para baixo se a parte fracionária for menor que 0,4.
b) para cima se a parte fracionária for maior que 0,6.
c) de acordo com a avaliação subjetiva e frequência do aluno se a parte fracionária estiver entre 0,4 e 0,6.
  • O resultado final mínimo para aprovação é 6 (seis), devendo o aluno ter os conceitos superiores ou iguais a 6 na AN e PJ.
  • A frequência será avaliada pelos encontros síncronos e pelas entregas das atividades no prazo. Mais de um mês sem presença ou entregas (sem justificativa prévia) será considerado abandono da disciplina.
  • As "Atividades" são realizadas ao longo do semestre. Para cada atividade o aluno/equipe que não entregá-la no prazo preestabelecido, poderá entregar a atividade com desconto de 1 ponto por dia de atraso. Sendo permitido 7 dias de atraso no máximo.

Bibliografia do PPCv2015-2

Bibliografia Básica
  1. D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549. Qtdade Na Biblioteca para a Disciplina:6
  2. IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel Elementos de eletrônica digital; 35ª ed. São Paulo:Érica, 2003. 524p. ISBN 8571940193. Qtdade Na Biblioteca para a Disciplina:8
  3. Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928. Qtdade Na Biblioteca para a Disciplina:0
Bibliografia Complementar
  1. James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452. Qtdade Na Biblioteca para a Disciplina:2
  2. SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336. Qtdade Na Biblioteca para a Disciplina:2
  3. PEDRONI, Volnei A Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668. Qtdade Na Biblioteca para a Disciplina:2
  4. DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems; ed. [S.l]:Wiley-Interscience, 2006. 808p. ISBN 9780471687832. Qtdade Na Biblioteca para a Disciplina:2
  5. KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376. Qtdade Na Biblioteca para a Disciplina:2

Bibliografia prevista PPCv2016-1

Bibliografia Básica
  1. D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549.
  2. IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel Elementos de eletrônica digital; 35ª ed. São Paulo:Érica, 2003. 524p. ISBN 8571940193.
  3. Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928.
Bibliografia Complementar
  1. James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452.
  2. SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336.
  3. PEDRONI, Volnei A Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668.
  4. DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems; ed. [S.l]:Wiley-Interscience, 2006. 808p. ISBN 9780471687832.
  5. KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376.
  6. NAVABI, Zainalabedin Embedded Core Design with FPGAs; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p. ISBN 9780071474818.

<!== Comentários: Navabi não estava no PPC e tem 2. Bignel tem 12...

Bibliografia Inicialmente Sugerida

Bibliografia Básica
  1. James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452
  2. D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549
  3. Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928
Bibliografia Complementar
  1. NAVABI, Zainalabedin Embedded Core Design with FPGAs; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p. ISBN 9780071474818
  2. SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336
  3. KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376
  4. Volnei A. Pedroni Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668

==>

ANEXOS

Cronograma de atividades
Horário de Aula e Atendimento Paralelo


Curso de Engenharia de Telecomunicações

Disponível em “https://wiki.sj.ifsc.edu.br/index.php?title=DLP2-EngTel_(Plano_de_Ensino)&oldid=171787”