Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
| (34 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
| Linha 2: | Linha 2: | ||
*Link curto http://bit.ly/IFSC-DLP29006 | *Link curto http://bit.ly/IFSC-DLP29006 | ||
*[[DLP1-EngTel|Carga horária, Ementas, Bibliografia, Professores]] | *[[DLP1-EngTel|Carga horária, Ementas, Bibliografia, Professores]] | ||
| − | |||
*[[DLP1-EngTel (Plano de Ensino) | Plano de Ensino]] | *[[DLP1-EngTel (Plano de Ensino) | Plano de Ensino]] | ||
| − | == | + | == Avisos importantes== |
| − | *[[DLP29006-Engtelecom( | + | *A documentação das aulas será disponibilizada na página da [[DLP29006-Engtelecom (Diário) - Prof. Marcos Moecke | '''Wiki diária da disciplina'''.]], a qual será gradativamente transferida para o Moodle. |
| − | *[https://moodle | + | |
| + | *Para a entrega de atividades e avaliações será utilizada a [https://moodle.ifsc.edu.br/course/view.php?id=11686 plataforma Moodle]. A inscrição dos alunos é automática a partir do SIGAA. Se tiver algum problema de acesso entre em contato com o professor na aula ou pelo chat institucional. | ||
| + | |||
| + | *Para a comunicação entre professor-aluno, além dos avisos no SIGAA, utilizaremos o [https://mail.google.com/chat/u/0/#chat/space/AAAAcY1llVU chat institucional]. É necessário que forneçam o seu email institucional para serem cadastrados. | ||
| + | |||
| + | *Para participar das aulas é recomendado que o aluno acesse a '''Nuvem do IFSC''' ou instale a '''VM''' com softwares '''Quartus II''' e '''Modelsim'''. | ||
| + | |||
| + | * Nesta página wiki, você tem orientações para uso de ferramentas e também links que auxiliam no estudo da disciplina. Visite os links sempre que solicitado e lei essa página para lembrar futuramente onde estão as informações que necessita. | ||
| + | |||
| + | ==Instalação da VM com Quartus e Modelsim em seu computador== | ||
| + | |||
| + | Para importar a VM para o seu computador e configurar ela para acessar a licença do IFSC veja a página [[Teste de VM para uso pelos alunos no ensino remoto#VM Quartus e Modelsim | Instalação da VM com Quartus e Modelsim]] | ||
| + | |||
| + | ==Instalar o Quartus II e Modelsim em seu computador== | ||
| + | A princípio não será necessário que vocês instalem o Quartus II diretamente em suas maquinas, pois podem utilizar a nuvem do IFSC ou então instalar a VM acima. Mesmo assim se alguém preferir instalar o Quartus recomendo que instalem a versão Quartus II Web Edition. | ||
| + | |||
| + | Apesar de existirem versões mais novas usem a versão mais leve 13.1. (https://fpgasoftware.intel.com/13.1/?edition=web). Será necessário apenas baixar e instalar os seguintes arquivos: | ||
| + | * Quartus II Software (includes Nios II EDS) Size: 1.5 GB MD5: 672AD34728F7173AC8AECFB2C7A10484 | ||
| + | * ModelSim-Altera Edition (includes Starter Edition) Size: 817.7 MB MD5: 45FEA341405603F5CF5CD1249BF90976 | ||
| + | * Cyclone III, Cyclone IV device support (includes all variations) Size: 548.4 MB MD5: 79AB3CEBD5C1E64852970277FF1F2716 | ||
| + | |||
| + | * '''Esse vídeo aqui explica os passos do download [https://www.youtube.com/watch?v=4GgZ850h9Lg&feature=youtu.be&t=58 Download e instalação do Quartus Web Edition] | ||
| + | ''' | ||
==Recursos de Laboratório== | ==Recursos de Laboratório== | ||
| − | + | Nos laboratórios do IFSC, os softwares '''Quartus/Modelsim/QSIM''' estão disponíveis diretamente na plataforma LINUX. Utilize preferencialmente a versão 13.0sp1 (32 bits), pois ela tem suporte para os FPGAs mais antigos como a família Cyclone I. | |
| − | Nos laboratórios do IFSC, os softwares Quartus/Modelsim/QSIM estão disponíveis diretamente na plataforma LINUX. Utilize preferencialmente a versão 13.0sp1 (32 bits), pois ela tem suporte para os FPGAs mais antigos como a | + | |
| + | ==Acesso a Nuvem do IFSC== | ||
| + | Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD (nuvem.sj.ifsc.edu.br). A forma mais eficiente de acesso a nuvem de fora do IFSC é através do Cliente X2GO, mas dentro da rede do IFSC o acesso pelo ssh também tem boa usabilidade. | ||
| − | Para | + | Para para utilizar o Quartus/Modelsim/QSIM através da Nuvem do IFSC, siga o procedimento de '''[[Acesso_ao_IFSC-CLOUD_(NUVEM)#Cliente_X2GO_.28recomendado.29 | instalação do X2Go]]''' e '''[[Acesso_ao_IFSC-CLOUD_(NUVEM)#Procedimento_para_uso_da_nuvem.sj.ifsc.edu.br | configuração do X2Go]]'''. '''Nota:''' O desempenho do Modelsim é ruim quando acesso da rede externa ao IFSC, e por isso deve ser evitado, dando-se preferencia ao uso da VM. |
| + | <!-- | ||
==Modelos para relatório== | ==Modelos para relatório== | ||
Para a geração de documentação/relatórios técnicos/artigos, use como base o modelo ABNTex2 para o padrão do IFSC para monografia que segue as normas da ABNT e do IFSC. | Para a geração de documentação/relatórios técnicos/artigos, use como base o modelo ABNTex2 para o padrão do IFSC para monografia que segue as normas da ABNT e do IFSC. | ||
| − | Recomendo que os alunos da Engenharia de Telecomunicações utilizem esse modelo e o | + | Recomendo que os alunos da Engenharia de Telecomunicações utilizem esse modelo e o [https://www.overleaf.com Overleafv2], pois além de possibilitar o compartilhamento do documento entre os alunos, reduz o tempo perdido na formação do documento, permitindo que o aluno já aprenda alguma formatação de Latex que será útil na elaboração do TCC. |
| − | *[https://www.overleaf.com/ | + | *[https://www.overleaf.com/read/dbjkqgsghfbk Modelo para relatório em LaTex] |
==Links importantes (mais consultados)== | ==Links importantes (mais consultados)== | ||
*[[Aritmética com vetores em VDHL]] | *[[Aritmética com vetores em VDHL]] | ||
*[[Preparando para gravar o circuito lógico no FPGA]] | *[[Preparando para gravar o circuito lógico no FPGA]] | ||
| + | *[[Criação de um acesso remoto ao kit MERCURIO IV]] | ||
*[[Dicas de como eliminar o repique das chaves mecânicas]] | *[[Dicas de como eliminar o repique das chaves mecânicas]] | ||
*[[Medição de tempos de propagação em circuitos combinacionais]] | *[[Medição de tempos de propagação em circuitos combinacionais]] | ||
| Linha 27: | Linha 52: | ||
*[[Acesso ao IFSC-CLOUD (NUVEM)]] | *[[Acesso ao IFSC-CLOUD (NUVEM)]] | ||
*[[Linguagem_.dot#Como_gerar_o_diagrama_de_uma_maquina_de_estados_finita_em_linguagem_dot |Gerar o diagrama de uma maquina de estados finita em linguagem dot]] | *[[Linguagem_.dot#Como_gerar_o_diagrama_de_uma_maquina_de_estados_finita_em_linguagem_dot |Gerar o diagrama de uma maquina de estados finita em linguagem dot]] | ||
| + | *[[Mensagens de Erros e Warnings do Quartus II]] | ||
==Links auxiliares== | ==Links auxiliares== | ||
| Linha 38: | Linha 64: | ||
*[[Configuração e uso do Signal Tap]] | *[[Configuração e uso do Signal Tap]] | ||
*[http://docente.ifsc.edu.br/moecke/PAGES/Dec2C_2.html Calculadora de Complemento de 2] | *[http://docente.ifsc.edu.br/moecke/PAGES/Dec2C_2.html Calculadora de Complemento de 2] | ||
| + | *[[Como utilizar a matriz de leds do kit Mercurio IV da Macnica]] | ||
*[http://g2384.github.io/work/VHDLformatter.html VHDL Beautifier, Formatter] - para identar automaticamente um código VHDL. | *[http://g2384.github.io/work/VHDLformatter.html VHDL Beautifier, Formatter] - para identar automaticamente um código VHDL. | ||
*[https://www.youtube.com/watch?v=08YHxtSI3Bk How to create a State Machine with the Quartus State Machine Wizard] | *[https://www.youtube.com/watch?v=08YHxtSI3Bk How to create a State Machine with the Quartus State Machine Wizard] | ||
*[https://trends.google.com.br/trends/explore?date=today%205-y&q=vhdl,verilog Veja qual é a tendencia mundial em relação as linguagens HDL] | *[https://trends.google.com.br/trends/explore?date=today%205-y&q=vhdl,verilog Veja qual é a tendencia mundial em relação as linguagens HDL] | ||
*[https://www.intel.com/content/www/us/en/programmable/documentation/spj1513986956763.html Intel Quartus Prime Pro Edition User Guide: Getting Started] | *[https://www.intel.com/content/www/us/en/programmable/documentation/spj1513986956763.html Intel Quartus Prime Pro Edition User Guide: Getting Started] | ||
| − | + | *[https://www.h-schmidt.net/FloatConverter/IEEE754.html IEEE 754 - Floating point number] | |
| − | + | *[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/an/an447.pdf AN 447: Interfacing Intel® FPGA Devices with 3.3/3.0/2.5 V LVTTL/LVCMOS I/O Systems] | |
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
==Livros/Resumos sobre VHDL== | ==Livros/Resumos sobre VHDL== | ||
| Linha 64: | Linha 85: | ||
*[http://www.csee.umbc.edu/portal/help/VHDL/attribute.html Atributos predefinidos] | *[http://www.csee.umbc.edu/portal/help/VHDL/attribute.html Atributos predefinidos] | ||
*[https://blog.ufes.br/sistemasembarcados/files/2015/03/aritmetica-em-vhdl.pdf Aritmética em VHDL] | *[https://blog.ufes.br/sistemasembarcados/files/2015/03/aritmetica-em-vhdl.pdf Aritmética em VHDL] | ||
| + | *[https://wiki.kip.uni-heidelberg.de/KIPwiki/images/d/d7/VHDL_Language_Reference_Guide_(help_file).pdf VHDL Language Reference Guide] | ||
| − | ==Packages não padronizados== | + | ==Packages não padronizados de VHDL== |
*[[Std logic arith.vhd]] by Synopsys | *[[Std logic arith.vhd]] by Synopsys | ||
*[http://eda.org/rassp/vhdl/models/standards/std_logic_arith.vhd std_logic_arith.vhd] by Synopsys | *[http://eda.org/rassp/vhdl/models/standards/std_logic_arith.vhd std_logic_arith.vhd] by Synopsys | ||
| Linha 73: | Linha 95: | ||
*[[Std logic unsigned.vdh]] by Synopsys | *[[Std logic unsigned.vdh]] by Synopsys | ||
*[http://eda.org/rassp/vhdl/models/standards/std_logic_unsigned.vhd std_logic_unsigned.vhd] by Synopsys | *[http://eda.org/rassp/vhdl/models/standards/std_logic_unsigned.vhd std_logic_unsigned.vhd] by Synopsys | ||
| + | |||
| + | ==Quartus II== | ||
| + | *[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/manual/TclScriptRefMnl.pdf Quartus II Scripting Reference Manual], ver como programar o FPGA sem interface gráfica com quartus_pgm | ||
| + | *[[Como instalar o Quartus no Ubuntu 20.04]] | ||
| + | *[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/qts/archives/quartusii_handbook_archive_131.pdf Quartus II Handbook Version 13.1] | ||
==Simulador Modelsim== | ==Simulador Modelsim== | ||
| Linha 104: | Linha 131: | ||
*[https://www.microsoft.com/en-us/research/wp-content/uploads/2016/02/Catapult_ISCA_2014.pdf A Reconfigurable Fabric for Accelerating Large-Scale Datacenter Services], Microsoft. | *[https://www.microsoft.com/en-us/research/wp-content/uploads/2016/02/Catapult_ISCA_2014.pdf A Reconfigurable Fabric for Accelerating Large-Scale Datacenter Services], Microsoft. | ||
| − | |||
===Linguagens de programação de hardware=== | ===Linguagens de programação de hardware=== | ||
*[http://trends.google.com/trends/explore#q=vhdl,verilog Tendência Google] | *[http://trends.google.com/trends/explore#q=vhdl,verilog Tendência Google] | ||
| Linha 139: | Linha 165: | ||
*Motorola | *Motorola | ||
*[http://www.analog.com/en/embedded-processing-dsp/processors/index.html Analog Devices] | *[http://www.analog.com/en/embedded-processing-dsp/processors/index.html Analog Devices] | ||
| − | |||
==Padrões IEEE para o VDHL== | ==Padrões IEEE para o VDHL== | ||
| − | Os padrões IEEE [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/standards.jsp?item=0%20-%2099&sortType=standard_newest&pageNumber=1]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões | + | Os padrões IEEE [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/standards.jsp?item=0%20-%2099&sortType=standard_newest&pageNumber=1]estão disponíveis para consulta se você estiver na rede do IFSC ou através do '''Periódicos CAPES via CAFE'''. Para a linguagem VHDL consulte os padrões de [https://ieeexplore-ieee-org.ez130.periodicos.capes.gov.br/browse/standards/collection/ieee?queryText=VHDL) VHDL] |
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=257627&newsearch=true&queryText=IEEE%20Standard%20Multivalue%20Logic%20System%20for%20VHDL%20Model%20Interoperability%20.LB.Std_logic_1164.RB. IEEE Standard Multivalue Logic System for VHDL Model Interoperability (Std_logic_1164)] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=257627&newsearch=true&queryText=IEEE%20Standard%20Multivalue%20Logic%20System%20for%20VHDL%20Model%20Interoperability%20.LB.Std_logic_1164.RB. IEEE Standard Multivalue Logic System for VHDL Model Interoperability (Std_logic_1164)] | ||
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=5967868&newsearch=true&queryText=IEEE%20Std%201076.1:%20Behavioural%20languages%20%E2%80%93%20Part%201-1:%20VHDL%20language%20reference%20manual IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=5967868&newsearch=true&queryText=IEEE%20Std%201076.1:%20Behavioural%20languages%20%E2%80%93%20Part%201-1:%20VHDL%20language%20reference%20manual IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual] | ||
| Linha 150: | Linha 175: | ||
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=4384309 IEEE Standard VHDL Analog and Mixed-Signal Extensions] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=4384309 IEEE Standard VHDL Analog and Mixed-Signal Extensions] | ||
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=592543 IEEE Standard VHDL Synthesis Packages] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=592543 IEEE Standard VHDL Synthesis Packages] | ||
| − | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=1003477 IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual] | + | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=1003477 IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual], ver mais rescentes [IEEE 1076-2008 - IEEE Standard VHDL Language Reference Manual] e [IEEE 1076-2019 - IEEE Standard for VHDL Language Reference Manual] |
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=556551 IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=556551 IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages] | ||
| − | + | ;Packages da IEEE: | |
*[[Std logic 1164.vhd]] | *[[Std logic 1164.vhd]] | ||
*[[Numeric std.vhd]] | *[[Numeric std.vhd]] | ||
| + | --> | ||
==Registro Diário e Avaliação Anteriores== | ==Registro Diário e Avaliação Anteriores== | ||
| + | *[https://wiki.sj.ifsc.edu.br/index.php?title=DLP29006-Engtelecom_(Di%C3%A1rio)_-_Prof._Marcos_Moecke&oldid=186913 Semestre 2022-2] | ||
| + | *[https://wiki.sj.ifsc.edu.br/index.php?title=DLP29006-Engtelecom_(Di%C3%A1rio)_-_Prof._Marcos_Moecke&oldid=184068 Semestre 2022-1] | ||
| + | *[https://wiki.sj.ifsc.edu.br/index.php?title=DLP29006-Engtelecom_(Di%C3%A1rio)_-_Prof._Marcos_Moecke&oldid=182146 Semestre 2021-2] | ||
| + | *[[DLP29006-Engtelecom(2021-1) - Prof. Marcos Moecke | Semestre 2021-1]] | ||
| + | *[[DLP29006-Engtelecom(2020-2) - Prof. Marcos Moecke | Semestre 2020-2]] | ||
| + | *[[DLP29006-Engtelecom(2020-1) - Prof. Marcos Moecke | Semestre 2020-1]] | ||
*[[DLP29006-Engtelecom(2019-2) - Prof. Marcos Moecke | Semestre 2019-2]] | *[[DLP29006-Engtelecom(2019-2) - Prof. Marcos Moecke | Semestre 2019-2]] | ||
*[[DLP29006-Engtelecom(2019-1) - Prof. Marcos Moecke | Semestre 2019-1]] | *[[DLP29006-Engtelecom(2019-1) - Prof. Marcos Moecke | Semestre 2019-1]] | ||
| Linha 168: | Linha 200: | ||
*[[DLP29006-Engtelecom(2015-1) - Prof. Marcos Moecke | Semestre 2015-1]] | *[[DLP29006-Engtelecom(2015-1) - Prof. Marcos Moecke | Semestre 2015-1]] | ||
| + | <!-- | ||
{{collapse top |Artigos de alunos - Semestres anteriores}} | {{collapse top |Artigos de alunos - Semestres anteriores}} | ||
;2016-1: | ;2016-1: | ||
| Linha 188: | Linha 221: | ||
*[[Media:Aplicações de antifusíveis e PROMs na programação de PDLs.pdf | Aplicações de antifusíveis e PROMs na programação de PDLs]] | *[[Media:Aplicações de antifusíveis e PROMs na programação de PDLs.pdf | Aplicações de antifusíveis e PROMs na programação de PDLs]] | ||
{{collapse bottom}} | {{collapse bottom}} | ||
| + | --> | ||
==Referências Bibliográficas:== | ==Referências Bibliográficas:== | ||
Edição das 14h27min de 9 de fevereiro de 2023
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
- Link curto http://bit.ly/IFSC-DLP29006
- Carga horária, Ementas, Bibliografia, Professores
- Plano de Ensino
Avisos importantes
- A documentação das aulas será disponibilizada na página da Wiki diária da disciplina., a qual será gradativamente transferida para o Moodle.
- Para a entrega de atividades e avaliações será utilizada a plataforma Moodle. A inscrição dos alunos é automática a partir do SIGAA. Se tiver algum problema de acesso entre em contato com o professor na aula ou pelo chat institucional.
- Para a comunicação entre professor-aluno, além dos avisos no SIGAA, utilizaremos o chat institucional. É necessário que forneçam o seu email institucional para serem cadastrados.
- Para participar das aulas é recomendado que o aluno acesse a Nuvem do IFSC ou instale a VM com softwares Quartus II e Modelsim.
- Nesta página wiki, você tem orientações para uso de ferramentas e também links que auxiliam no estudo da disciplina. Visite os links sempre que solicitado e lei essa página para lembrar futuramente onde estão as informações que necessita.
Instalação da VM com Quartus e Modelsim em seu computador
Para importar a VM para o seu computador e configurar ela para acessar a licença do IFSC veja a página Instalação da VM com Quartus e Modelsim
Instalar o Quartus II e Modelsim em seu computador
A princípio não será necessário que vocês instalem o Quartus II diretamente em suas maquinas, pois podem utilizar a nuvem do IFSC ou então instalar a VM acima. Mesmo assim se alguém preferir instalar o Quartus recomendo que instalem a versão Quartus II Web Edition.
Apesar de existirem versões mais novas usem a versão mais leve 13.1. (https://fpgasoftware.intel.com/13.1/?edition=web). Será necessário apenas baixar e instalar os seguintes arquivos:
- Quartus II Software (includes Nios II EDS) Size: 1.5 GB MD5: 672AD34728F7173AC8AECFB2C7A10484
- ModelSim-Altera Edition (includes Starter Edition) Size: 817.7 MB MD5: 45FEA341405603F5CF5CD1249BF90976
- Cyclone III, Cyclone IV device support (includes all variations) Size: 548.4 MB MD5: 79AB3CEBD5C1E64852970277FF1F2716
- Esse vídeo aqui explica os passos do download Download e instalação do Quartus Web Edition
Recursos de Laboratório
Nos laboratórios do IFSC, os softwares Quartus/Modelsim/QSIM estão disponíveis diretamente na plataforma LINUX. Utilize preferencialmente a versão 13.0sp1 (32 bits), pois ela tem suporte para os FPGAs mais antigos como a família Cyclone I.
Acesso a Nuvem do IFSC
Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD (nuvem.sj.ifsc.edu.br). A forma mais eficiente de acesso a nuvem de fora do IFSC é através do Cliente X2GO, mas dentro da rede do IFSC o acesso pelo ssh também tem boa usabilidade.
Para para utilizar o Quartus/Modelsim/QSIM através da Nuvem do IFSC, siga o procedimento de instalação do X2Go e configuração do X2Go. Nota: O desempenho do Modelsim é ruim quando acesso da rede externa ao IFSC, e por isso deve ser evitado, dando-se preferencia ao uso da VM.
Registro Diário e Avaliação Anteriores
- Semestre 2022-2
- Semestre 2022-1
- Semestre 2021-2
- Semestre 2021-1
- Semestre 2020-2
- Semestre 2020-1
- Semestre 2019-2
- Semestre 2019-1
- Semestre 2018-2
- Semestre 2018-1
- Semestre 2017-2
- Semestre 2017-1
- Semestre 2016-2
- Semestre 2016-1
- Semestre 2015-2
- Semestre 2015-1
Referências Bibliográficas: