DLP1-EngTel (página)

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES

• Link curto http://bit.ly/IFSC-DLP29006
• Carga horária, Ementas, Bibliografia, Professores
• Cronograma de atividades
• Plano de Ensino

Registro Diário e Avaliação

• Semestre 2020-1
• Plataforma Moodle

Instalar o Quartus II em seu computador

Durante a pandemia do Coronavirus COVID-19 percebeu-se claramente a importância de trabalhar na nuvem. Os arquivos na nuvem estão disponíveis, enquanto que os arquivos em maquinas locais ficaram trancadas na sala onde trabalhamos. Felizmente todos alunos tem acesso ao Quartus através da nuvem conforme descrito abaixo, mas devido a banda ou até mesmo para poder trabalhar e estudar sem conexão a internet, recomendo que instalem a versão abaixo:

Quartus II Web Edition

Apesar de existirem versões mais novas usem a versão mais leve 13.1. (https://fpgasoftware.intel.com/13.1/?edition=web). é necessário apenas baixar e instalar os seguintes arquivos:

• Quartus II Software (includes Nios II EDS) Size: 1.5 GB MD5: 672AD34728F7173AC8AECFB2C7A10484
• ModelSim-Altera Edition (includes Starter Edition) Size: 817.7 MB MD5: 45FEA341405603F5CF5CD1249BF90976
• Cyclone III, Cyclone IV device support (includes all variations) Size: 548.4 MB MD5: 79AB3CEBD5C1E64852970277FF1F2716

• Esse vídeo aqui explica os passos do download Download e instalação do Quartus Web Edition

Recursos de Laboratório

Quartus/Modelsim/QSIM

Nos laboratórios do IFSC, os softwares Quartus/Modelsim/QSIM estão disponíveis diretamente na plataforma LINUX. Utilize preferencialmente a versão 13.0sp1 (32 bits), pois ela tem suporte para os FPGAs mais antigos como a familia Cyclone I.

Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD (nuvem.sj.ifsc.edu.br). Atualmente a forma mais eficiente de acesso a nuvem é através do Cliente X2GO (mas dentro da rede do IFSC o acesso pelo ssh também é rápido). Siga o procedimento de instalação do X2Go e configuração do X2Go para utilizar o Quartus/Modelsim/QSIM. Nota: O desempenho do Modelsim é muito ruim na rede externa ao IFSC, e por isso deve ser evitado.

Modelos para relatório

Para a geração de documentação/relatórios técnicos/artigos, use como base o modelo ABNTex2 para o padrão do IFSC para monografia que segue as normas da ABNT e do IFSC. Recomendo que os alunos da Engenharia de Telecomunicações utilizem esse modelo e o Overleavv2, pois além de possibilitar o compartilhamento do documento entre os alunos, reduz o tempo perdido na formação do documento, permitindo que o aluno já aprenda alguma formatação de Latex que será util na elaboração do TCC.

• Modelo 1 de relatório

Links importantes (mais consultados)

• Aritmética com vetores em VDHL
• Preparando para gravar o circuito lógico no FPGA
• Criação de um acesso remoto ao kit MERCURIO IV
• Dicas de como eliminar o repique das chaves mecânicas
• Medição de tempos de propagação em circuitos combinacionais
• Restringir a frequencia máxima de clock no Quartus II
• Acesso ao IFSC-CLOUD (NUVEM)
• Gerar o diagrama de uma maquina de estados finita em linguagem dot
• Mensagens de Erros e Warnings do Quartus II

Links auxiliares

• Tutorial do QSIM - Introduction to Simulation of VHDL Designs da ALTERA.
• Palavras reservadas do VHDL
• VHDL-2008 Support Library
• Dicas para resolver ERROS de síntese do VHDL no Quartus II
• Materiais da ALTERA para Quartus II 13.1
• Modelo para uso em relatórios
• Configuração e uso do Time Quest Analyser
• Configuração e uso do Signal Tap
• Calculadora de Complemento de 2
• VHDL Beautifier, Formatter - para identar automaticamente um código VHDL.
• How to create a State Machine with the Quartus State Machine Wizard
• Veja qual é a tendencia mundial em relação as linguagens HDL
• Intel Quartus Prime Pro Edition User Guide: Getting Started

Livros/Resumos sobre VHDL

• Regras de codificação em VHDL
• VHDL Handbook - Hardi (apenas VHDL’87 e VHDL’93)
• VHDL Math Tricks of the Trade by Jim Lewis
• VHDL QUICK REFERENCE CARD - Qualis (r2.1)
• VHDL 1164 PACKAGES QUICK REFERENCE CARD - Qualis (r2.2)
• VDHL ref
• VHDL Language Reference Guide
• VHDL Golden Reference Guide
• Listagem dos packages
• Palavras reservadas
• Atributos predefinidos
• Aritmética em VHDL
• VHDL Language Reference Guide

Packages não padronizados

• Std logic arith.vhd by Synopsys
• std_logic_arith.vhd by Synopsys
• std_logic_arith.vhd by Mentor Graphics
• std_logic_arith.vhd by Vinaya

• Std logic unsigned.vdh by Synopsys
• std_logic_unsigned.vhd by Synopsys

Quartus II

• Quartus II Scripting Reference Manual, ver como programar o FPGA sem interface gráfica com quartus_pgm
• Como instalar o Quartus no Ubuntu 20.04

Simulador Modelsim

• Site Mentor Graphics - Software Version 10.0
• ModelSim InfoHub - Software Version v10.2c

• ModelSim Quick Video Demo - precisa fazer login na Mentor Graphics.
• ModelSim® Tutorial -v10.0d
• ModelSim® Reference Manual -v10.0d
• ModelSim® User’s Manual -v10.0d
• ModelSim® Quick Guide -v10.0d
• ModelSim® SE GUI Reference Manual -v10.2c

Fabricantes de DLPs

• Altera, new Altera
• Xilinx, PLDs
• Lattice
• Microsemi
• Atmel
• Achronix
• Tabula, Who killed the FPGA startup Tabula semiconductor?
• Market share 2013
• INTEL

Fabricantes de kits com DLPS

• MACNICA
• TERASIC

Leituras recomendadas

• USE OF FIELD PROGRAMMABLE GATE ARRAY TECHNOLOGY IN FUTURE: SPACE AVIONICS, Roscoe C. Ferguson, Robert Tate, NASA.
• Expect a Breakthrough Advantage in NextGeneration FPGAs, Stephen Lim, ALTERA.
• A Reconfigurable Fabric for Accelerating Large-Scale Datacenter Services, Microsoft.

Padrões IEEE para o VDHL

Os padrões IEEE [1]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: 1164,1076

• IEEE Standard Multivalue Logic System for VHDL Model Interoperability (Std_logic_1164)
• IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual
• IEEE Std 1076.1: Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions
• IEEE Std 1076.1.1™-2011 - IEEE Standard for VHDL Analog and Mixed-Signal Extensions—Packages for Multiple Energy Domain Support, REDLINE
• IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
• IEEE Standard VHDL Analog and Mixed-Signal Extensions
• IEEE Standard VHDL Synthesis Packages
• IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual
• IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages

Packages da IEEE

• Std logic 1164.vhd
• Numeric std.vhd

Registro Diário e Avaliação Anteriores

• Semestre 2019-2
• Semestre 2019-1
• Semestre 2018-2
• Semestre 2018-1
• Semestre 2017-2
• Semestre 2017-1
• Semestre 2016-2
• Semestre 2016-1
• Semestre 2015-2
• Semestre 2015-1

Artigos de alunos - Semestres anteriores

2016-1 Arquitetura FPGAs e CPLDs da ALTERA (André Felippe Weber, Helenluciany Cechinel, Maria Luiza Theisges) Aplicações de FPGA em Robótica (Letícia Aparecida Coelho, Katharine Schaeffer Fertig, Kristhine Schaeffer Fertig) FPGA aplicado a aviônica: Problemas e soluções (Gabriel Cantu, Lucas Lucindo, Thiago Grisolfi) Aplicações na Área Espacial (Marcos Vinicios Pinho, Fabiano Kraeamer, Iago Soares) Arquitetura FPGAs e CPLDs da XILINK (Anderson Demetrio, Gustavo Constante, Tamara Arrigoni) 2015-2 DLPs: passado, presente e futuro (Walter Cardoso de Freitas Júnior, Gustavo Vieira Zacchi, Giulio Oliveira) Transitores CMOS, história e tecnologia (Fernando Müller da Silva, Gustavo Paulo Medeiros da Silva) Linguagens de Descrição de Hardware: Tipos e Características (João Vitor Rodrigues, Marcus Vinicius Bunn) Fabricantes e ferramentas para programação de DLPs (Ronaldo João Borges, Roicenir Girardi Rostirolla) Interface JTAG (Stephany Padilha Guimarães, Lucas Gomes de Farias, Vinicius Bandeira) 2015-1 Formas como PLDs são Programados EPROM - EEPROM Dispositivos Lógicos Programáveis Aplicações de antifusíveis e PROMs na programação de PDLs

Referências Bibliográficas:

Curso de Engenharia de Telecomunicações