Edição atual tal como às 11h32min de 19 de agosto de 2019

Laboratório 1

O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabMIC (sala 104) no dia 12/08 em dois momentos: pela manhã entre 10h e 11h50min com a Turma 1 e a tarde entre 15h40min e 17h30min com a Turma 2. O experimento está dividido em duas etapas, sendo que na primeira parte vocês vão testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa vocês vão testar o funcionamento dos flip-flops tipo D na configuração mestre-escravo, comprovando a teoria envolvida.

Atenção!

No horário das 13h30min às 15h20min aula normal com conclusão de conteúdo (contadores assíncronos), revisão e simulação.

Parte I - Latch RS

Objetivo

Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.

Figura 1 - Latch RS controlado.

**Tabela Verdade**
C	R	S	Q
0	X	X	Qa
1	0	0	Qa
1	0	1	1
1	1	0	0
1	1	1	proibido

[*]Qa: saída do estado anterior.

Procedimento

Formar até 10 equipes com 2 alunos;
Desenhar as ligações utilizando o esquemático dos CIs;
Montar o circuito na banca digital, os CIs devem ficar com o chanfro voltado para cima;
1. Fazer a ligação de VCC e GND;
2. Fazer a ligação entre as portas lógicas dos circuitos integrados;
3. Fazer a ligação de R, S e C com chaves seletoras;
4. Fazer a ligação das Saídas Q e Q\ aos LEDs;
Testar a tabela verdade.

Parte II - Mestre-escravo

Objetivo: Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 2.

Figura 2 - Flip-flop tipo D na configuração mestre–escravo.

**FF tipo D**
D	Q	Q\
0	0	1
1	1	0

Procedimento

Mesmas equipes;
Desenhar as ligações utilizando o esquemático dos CIs;
Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
1. Fazer a ligação de VCC e GND
2. Fazer a ligação de PRE e CLR nas chaves seletoras.
3. Fazer a ligação entre as FF passando pela inversora
4. Fazer a ligação de D e Clock com chaves seletoras
5. Fazer a ligação das Saídas Qm e Qs aos LEDs
Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave).
Ligar o clock a uma frequência de 1Hz (se estiver disponível) e ver o que acontece.

Material Utilizado

CI 7402 (NOR) (Figura 3)
CI 7408 (AND) (Figura 4)
CI 7404 (INV) (Figura 5)
CI 7474 (FF tipo D) (Figura 6)
fios diversos
bancada digital
alicates

Esquemáticos dos CIs

Figura 3 - Esquemático do CI 7402 - Portas NOR.

Figura 4 - Esquemático do CI 7408 - Portas AND.

Figura 5 - Esquemático do CI 7404 - Portas Inversoras.

Figura 6 - Esquemático do CI 7474 - Dois FF tipo D.

Relatório

O relatório deverá ser entregue, pela turma 1 até 13h30min, e pela turma dois até 19h. As equipes que não terminaram as duas partes do experimento, podem fazer o relatório da parte 1 e relatar o que aconteceu com a parte 2.

Relatório Simplificado

Critérios avaliativos

Prática (montagem/equipe): 4

Circuito completo (todos): 2

Resultados e discussões : 4

Resultado: 10

Mudanças entre as edições de "DIG222802 2019 2 AULA03"

Edição atual tal como às 11h32min de 19 de agosto de 2019

Índice

Laboratório 1

Parte I - Latch RS

Procedimento

Parte II - Mestre-escravo

Procedimento

Material Utilizado

Esquemáticos dos CIs

Relatório

Relatório Simplificado

Menu de navegação

Pesquisa

@@ Linha 1: / Linha 1: @@
-=Contadores=
+=Laboratório 1=
-Os contadores são circuitos que utilizam flip-flops e são aplicados, principalmente, em contagens, diversas, divisão de frequência, medição de frequência e tempo, divisão de formas de onda e conversão de analógico para digital. Estes circuitos sequenciais são divididos basicamente em duas categorias:
+O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabMIC (sala 104) no dia 12/08 em dois momentos: pela manhã entre '''10h e 11h50min''' com a Turma 1 e a tarde entre '''15h40min e 17h30min''' com a Turma 2. O experimento está dividido em duas etapas, sendo que na primeira parte vocês vão testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa vocês vão testar o funcionamento dos flip-flops tipo D na configuração mestre-escravo, comprovando a teoria envolvida.
+<br><br>
+'''Atenção!'''
+<br><br>
+No horário das 13h30min às 15h20min aula normal com conclusão de conteúdo (contadores assíncronos), revisão e simulação.
-*Contadores assíncronos; e
-*Contadores síncronos.
-Basicamente a principal diferença entre eles é que o síncrono utiliza um sinal de ''clock'' comum a todos os flip-flops e o assíncrono possuí um sinal de ''clock'' que é dividido até o último flip-flops.
+==Parte I - Latch RS==
+;Objetivo:
-==Contadores assíncronos==
+Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.
-Estes contadores também são conhecidos como seriais ou contadores por pulsação (''ripple counter''). Tal nome advém do fato dos flip-flops (FF) do contador não serem disparados diretamente pelo sinal de ''clock''. Cada FF é disparado pela saída do FF anterior. Esta característica torna estes contadores limitados em termos de velocidade, pois o tempo de ativação (tempo de resposta) é dado aproximadamente pela soma dos tempos de atraso de propagação de cada FF.
+[[Imagem:fig4_DIG222802.png|center|300px]]
-===Contador assíncrono crescente===
-Um circuito típico de um contador assíncrono crescente construído com FF do tipo JK é mostrado na Figura 1. Os FF JK estão com ambas entradas J e K permanentemente em nível alto, estando configuradas portanto como FF tipo T. Cada FF é disparado pela saída  do FF anterior. A Figura 2 mostra o diagrama de tempo para esse contador.
-[[Imagem:fig14_DIG222802.png|center|500px]]
 <center>
-Figura 1 - Contador assíncrono crescente.
+Figura 1 - Latch RS controlado.
-</center>
-[[Imagem:fig15_DIG222802.png|center|600px]]
-<center>
-Figura 2 - Diagrama de tempo do contador assíncrono crescente.
-</center>
 {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;"
-|+'''Tabela 1 - Contador assíncrono crescente MOD-16'''
+|+'''Tabela Verdade'''
 |-
-! style="background:#4682B4; color:white; width: 20px;" | Clock
-! style="background:#4682B4; color:white; width: 20px;" | D
 ! style="background:#4682B4; color:white; width: 20px;" | C
-! style="background:#4682B4; color:white; width: 20px;" | B
+! style="background:#4682B4; color:white; width: 20px;" | R
-! style="background:#4682B4; color:white; width: 20px;" | A
+! style="background:#4682B4; color:white; width: 20px;" | S
-! style="background:#4682B4; color:white; width: 20px;" | Decimal
+! style="background:#4682B4; color:white; width: 20px;" | Q
-! style="background:#4682B4; color:white; width: 20px;" | Estado
-|-
-| 0
-| 0
-| 0
-| 0
-| 0
-| 0
-| 0
-|-
-| 1
-| 0
-| 0
-| 0
-| 1
-| 1
-| 1
-|-
-| 2
-| 0
-| 0
-| 1
-| 0
-| 2
-| 2
-|-
-| 3
-| 0
-| 0
-| 1
-| 1
-| 3
-| 3
-|-
-| 4
-| 0
-| 1
-| 0
-| 0
-| 4
-| 4
-|-
-| 5
-| 0
-| 1
-| 0
-| 1
-| 5
-| 5
-|-
-| 6
-| 0
-| 1
-| 1
-| 0
-| 6
-| 6
-|-
-| 7
-| 0
-| 1
-| 1
-| 1
-| 7
-| 7
-|-
-| 8
-| 1
-| 0
-| 0
-| 0
-| 8
-| 8
 |-
-| 9
-| 1
-| 0
 | 0
-| 1
+| X
-| 9
+| X
-| 9
+| Qa
 |-
-| 10
 | 1
 | 0
-| 1
 | 0
-| 10
+| Qa
-| 10
 |-
-| 11
 | 1
 | 0
 | 1
 | 1
-| 11
-| 11
 |-
-| 12
 | 1
 | 1
 | 0
 | 0
-| 12
-| 12
 |-
-| 13
 | 1
 | 1
-| 0
-| 1
-| 13
-| 13
-|-
-| 14
 | 1
-| 1
+|proibido
-| 1
-| 0
-| 14
-| 14
-|-
-| 15
-| 1
-| 1
-| 1
-| 1
-| 15
-| 15
-|-
-| 16
-| 0
-| 0
-| 0
-| 0
-| 0
-| 0
-|-
-| 17
-| 0
-| 0
-| 0
-| 1
-| 1
-| 1
-|-
-| 18
-| 0
-| 0
-| 1
-| 0
-| 2
-| 2
 |}
+[*]Qa: saída do estado anterior.
+</center>
+==Procedimento==
+#Formar até 10 equipes com 2 alunos;
+#Desenhar as ligações utilizando o esquemático dos CIs;
+#Montar o circuito na banca digital, os CIs devem ficar com o chanfro voltado para cima;
+## Fazer a ligação de VCC e GND;
+## Fazer a ligação entre as portas lógicas dos circuitos integrados;
+## Fazer a ligação de R, S e C com chaves seletoras;
+## Fazer a ligação das Saídas Q e Q\ aos LEDs;
+#Testar a tabela verdade.
-O contador tem como conteúdo (estado interno) a contagem do número de transições negativas do ''clock'', de forma que quando ocorre uma transição o conteúdo é incrementado de uma unidade. O conteúdo do contador é dado pelo número binário DCBA, onde A é o bit LSB (bit menos significativo) e D é o bit MSB (bit mais significativo).
+==Parte II - Mestre-escravo==
-O modulo (MOD) de um contador é o seu número de estados distintos, portanto, o módulo de um contador com N FF pode ser no máximo o número de possíveis saídas (<math>2^N</math>). A Tabela mostra os estados de contagem de um contador assíncrono com 4 FF (4 bits). Podemos perceber que após 16 transições de ''clock'' o contador reinicia a contagem. Por isso, este contador é de MOD-16, ou seja, tem 16 estados  distintos (0000b até 1111b).
-Nos contadores assíncronos, a frequência do ''clock'' é dividida por 2 em cada FF, ou seja: na saída A temos ''clock/2'', e na saída D temos ''clock/16''. Portanto, os contadores assíncronos são divisores de frequência e no último FF a frequência de ''clock'' é dividida pelo módulo do contador.
-===Contadores com módulo < <math>2^N</math>===
+;Objetivo: Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 2.
-Para obter um contador com módulo menor do que <math>2^N</math> é necessário adicionar um circuito decodificador para reiniciar a contagem antes de chegar ao valor máximo (ou mínimo). A Figura 3 mostra um contador MOD-6. Se não houvesse a porta NAND ligada nas entradas CLR dos FF o módulo do contador seria 8. A sequência de estados do contador MOD-6 é mostrada nas Figura 4 e Tabela 2.  Note que na transição do 6º ''clock'' o estado do contador passa temporariamente pelo estado (110b), o qual faz com que a saída da porta NAND passe para o estado BAIXO, causando o CLR nos FF, e consequentemente levando o contador para o estado (000b).
+[[Imagem:fig6_DIG222802.png|center|400px]]
+<center>
+Figura 2 - Flip-flop tipo D na configuração mestre–escravo.
-[[Imagem:fig16_DIG222802.png|center|500px]]
-<center>
-Figura 3 - Contador assíncrono com módulo < <math>2^N</math>.
-</center>
-[[Imagem:fig17_DIG222802.png|center|600px]]
-<center>
-Figura 4 - Diagrama de tempo do contador com módulo < <math>2^N</math>.
-</center>
 {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;"
-|+'''Tabela 2 - Contador assíncrono crescente MOD-6'''
+|+'''FF tipo D'''
 |-
-! style="background:#4682B4; color:white; width: 20px;" | Clock
+! style="background:#4682B4; color:white; width: 20px;" | D
-! style="background:#4682B4; color:white; width: 20px;" | C
+! style="background:#4682B4; color:white; width: 20px;" | Q
-! style="background:#4682B4; color:white; width: 20px;" | B
+! style="background:#4682B4; color:white; width: 20px;" | Q\
-! style="background:#4682B4; color:white; width: 20px;" | A
-! style="background:#4682B4; color:white; width: 20px;" | Decimal
-! style="background:#4682B4; color:white; width: 20px;" | Estado
-|-
-| 0
-| 0
-| 0
-| 0
-| 0
-| 0
-|-
-| 1
-| 0
-| 0
-| 1
-| 1
-| 1
 |-
-| 2
-| 0
-| 1
 | 0
-| 2
-| 2
-|-
-| 3
 | 0
 | 1
-| 1
-| 3
-| 3
 |-
-| 4
 | 1
-| 0
-| 0
-| 4
-| 4
-|-
-| 5
 | 1
 | 0
-| 1
-| 5
-| 5
-|-
-| 6*
-| 1
-| 1
-| 0
-| 6
-| 6
-|-
-| 6
-| 0
-| 0
-| 0
-| 0
-| 0
-|-
-| 7
-| 0
-| 0
-| 1
-| 1
-| 1
-|-
-| 8
-| 0
-| 1
-| 0
-| 2
-| 2
 |}
- *Não atingível.
-O diagrama de transição de estados do contador de 3 bits MOD-6 é mostrado na Figura 5. No diagrama de transição as linhas contínuas indicam a passagem pelos estados estáveis (000b  101b) e as linhas tracejadas indicam a passagem pelos estados temporários (110b). O estado (111b) embora possível não é atingível.
-[[Imagem:fig18_DIG222802.png|center|350px]]
-<center>
-Figura 5 - Diagrama de transição de estados de um contador MOD-6.
 </center>
-Para a construção de um contador módulo X menor que o módulo máximo, o procedimento deve seguir as etapas:
+==Procedimento==
-*Determinar o menor número ''N'' de FF tal que <math>2^N \le X</math>.
-::Exemplo:  MOD-12  <math>\rightarrow</math> N = 16.
-*Conectar a porta NAND nas entradas assíncronas <math>\overline{CLR}</math> de todos os FF. Se <math>2^N = X</math>, não é necessário conectar nada a entrada;
-*Conectar as saídas que estarão em ALTO na contagem X, na porta NAND.
-::Exemplo:  12 = 1100b D = 1 e C = 1, conectar D e C a porta NAND.
-===Contadores de década===
-Os contadores de década (ou decádico) são contadores que possuem 10 estados distintos, não importando a sequência de contagem. Quando um contador decádico realiza a contagem em sequência binária crescente de 0000b a 1001b (0 a 9), ele é chamado de contador BCD.
-===Contador assíncrono decrescente===
+#Mesmas equipes;
+#Desenhar as ligações utilizando o esquemático dos CIs;
+#Montar o circuito na banca digital, os CIs devem ficar  com chanfro voltado para cima;
+## Fazer a ligação de VCC e GND
+## Fazer a ligação de PRE e CLR nas chaves seletoras.
+## Fazer a ligação entre as FF passando pela inversora
+## Fazer a ligação de D e Clock com chaves seletoras
+## Fazer a ligação das Saídas Qm e Qs aos LEDs
+#Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave).
+#Ligar o '''clock''' a uma frequência de 1Hz (se estiver disponível) e ver o que acontece.
-Os contadores que contam progressivamente a partir do zero são denominados contadores crescentes (ou ascendentes). Já os contadores que contam do valor máximo até zero são chamados decrescentes (ou descendentes). A Figura 6 mostra a configuração para um contador decrescente construído com FF do tipo JK. A configuração é semelhante à do contador crescente, com a única diferença de cada FF é disparado pela saída '''Q\''' no lugar de '''Q'''.
+=Material Utilizado=
-[[Imagem:fig19_DIG222802.png|center|500px]]
-<center>
-Figura 6 - Contador assíncrono decrescente.
-</center>
+#CI 7402 (NOR) (Figura 3)
+#CI 7408 (AND) (Figura 4)
+#CI 7404 (INV) (Figura 5)
+#CI 7474 (FF tipo D) (Figura 6)
+#fios diversos
+#bancada digital
+#alicates
-A Figura 7 mostra o diagrama de tempo das saídas do contador, enquanto que a Tabela 3 mostra a contagem das transições do ''clock'' e os estados correspondentes ao contador. O diagrama de estados do contador decrescente é mostrado na Figura 8 (b), enquanto que o diagrama do contador crescente é mostrado na Figura 8 (a). Note que nos dois diagramas o contador passa por todos os estados.
+=Esquemáticos dos CIs=
-[[Imagem:fig20_DIG222802.png|center|350px]]
+[[Imagem:CI_7402.png|center|250px]]
 <center>
-Figura 7 - Diagrama de tempo do contador assíncrono decrescente.
+Figura 3 - Esquemático do CI 7402 - Portas NOR.
 </center>
+[[Imagem:CI_7408.png|center|250px]]
-{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;"
-|+'''Tabela 2 - Contador assíncrono decrescente MOD-6'''
-|-
-! style="background:#4682B4; color:white; width: 20px;" | Clock
-! style="background:#4682B4; color:white; width: 20px;" | C
-! style="background:#4682B4; color:white; width: 20px;" | B
-! style="background:#4682B4; color:white; width: 20px;" | A
-! style="background:#4682B4; color:white; width: 20px;" | Decimal
-! style="background:#4682B4; color:white; width: 20px;" | Estado
-|-
-| 0
-| 0
-| 0
-| 0
-| 0
-| 0
-|-
-| 1
-| 1
-| 1
-| 1
-| 7
-| 1
-|-
-| 2
-| 1
-| 1
-| 0
-| 6
-| 2
-|-
-| 3
-| 1
-| 0
-| 1
-| 5
-| 3
-|-
-| 4
-| 1
-| 0
-| 0
-| 4
-| 4
-|-
-| 5
-| 0
-| 1
-| 1
-| 3
-| 5
-|-
-| 6
-| 0
-| 1
-| 0
-| 2
-| 6
-|-
-| 7
-| 0
-| 0
-| 1
-| 1
-| 7
-|-
-| 8
-| 0
-| 0
-| 0
-| 0
-| 0
-|-
-| 9
-| 1
-| 1
-| 1
-| 7
-| 1
-|-
-| 10
-| 1
-| 1
-| 0
-| 6
-| 2
-|}
-[[Imagem:fig21_DIG222802.png|center|450px]]
 <center>
-Figura 8 - Diagrama de transição de estados do contador MOD-8.
+Figura 4 - Esquemático do CI 7408 - Portas AND.
 </center>
-===Contador assíncrono ascendente-descendente===
+[[Imagem:CI_7404.png|center|250px]]
-O contador assíncrono ascendente-descendente, também chamado de reversível, é uma combinação dos contadores anteriormente vistos. Ele possui os FF conectados conforme mostra a Figura 9. Nesta configuração a lógica de portas permite que o contador tenha dois modos de operação distintos:
-*Modo de contagem ascendente:  UP = 1 e DOWN = 0.  Os FF B e C são disparados pelas saídas não complementares do FF anterior (Q)
-*Modo de contagem descendente: UP = 0 e DOWN = 1.  Os FF B e C são disparados pelas saídas complementares do FF anterior (Q\)
-[[Imagem:fig22_DIG222802.png|center|450px]]
 <center>
-Figura 9 - Contador assíncrono ascendente-descendente.
+Figura 5 - Esquemático do CI 7404 - Portas Inversoras.
 </center>
+[[Imagem:CI_7474.png|center|250px]]
-==Atrasos de propagação de contadores assíncronos==
-Em um contador assíncrono cada FF é disparado pela saída de um FF anterior. Essa característica traz como desvantagem o acumulo dos tempos de atraso de propagação. Isso pode ser visto na Figura 10. Ao passar por um FF, o sinal de ''clock'' sofre um atraso de propagação <math>t_{pd}</math> e esse efeito é somado até o último FF, gerando um atraso total de <math>N.t_{pd}</math>, onde N é o número de FF.
-[[Imagem:fig23_DIG222802.png|center|450px]]
 <center>
-Figura 10 - Contador assíncrono ascendente-descendente.
+Figura 6 - Esquemático do CI 7474 - Dois FF tipo D.
 </center>
-Para que um contador assíncrono funcione de modo confiável é necessário que o atraso total de propagação seja menor que o período de ''clock'' usado: <math>T_{clk} \ge  N.t_{pd}</math>, ou ainda, em termos de frequência máxima, que <math>f_{max}=\frac{1}{N.t_{pd}}</math>.
+=Relatório=
-=Exercício de Fixação=
-[1] Complete o circuito abaixo para que funcione como contador '''assíncrono''' crescente.
+O relatório deverá ser entregue, pela turma 1 até 13h30min, e pela turma dois até 19h. As equipes que não terminaram as duas partes do experimento, podem fazer o relatório da parte 1 e relatar o que aconteceu com a parte 2.
-[[Imagem:fig78_DIG222802.png|center|600px]]
-[2] Utilizando o mesmo circuito, faça as modificações necessárias para que funcione como contador '''assíncrono''' decrescente.
+==Relatório Simplificado==
-=Referências=
+;Critérios avaliativos:
-[1] Apostila do CURSO DE ELETRÔNICA DIGITAL. CEFET/SC: São José, 2011.
+::Prática (montagem/equipe): 4
+::Circuito completo (todos): 2
+::Resultados e discussões  : 4
+::'''Resultado''': 10