Mudanças entre as edições de "DIG222802 2019 2"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 20: Linha 20:
 
<blockquote style="background:#FBEFF2; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;">
 
<blockquote style="background:#FBEFF2; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;">
 
<br>
 
<br>
;Laboratório 1 (Latches e Mestre-escravo)
+
Olá Alunos!
 
<br><br>
 
<br><br>
;Data: 12/08/2019  
+
Na aula do dia 09/09/2019 ficou acertado que faremos uma REC e 2a. Chamada da AT1 na próxima aula, dia 16/09/2019, nos dois últimos horários. Portanto, estudem e avisem os colegas.  
<br><br>
 
 
 
O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabMIC (sala 104) no dia 12/08 em dois momentos: pela manhã entre 10h e 11h50min com a Turma 1 e a tarde entre 15h40min e 17h30min com a Turma 2. O experimento está dividido em duas etapas, sendo que na primeira parte vocês vão testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa vocês vão testar o funcionamento dos flip-flops tipo D na configuração mestre-escravo, comprovando a teoria envolvida.
 
<br><br>
 
Atenção!
 
<br><br>
 
No horário das 13h30min às 15h20min aula normal com conclusão de conteúdo (contadores assíncronos), revisão e simulação.
 
<br><br><br>
 
 
 
 
Alunos da Turma 1 (manhã):
 
<br><br>
 
CASSIANO RENATTO RIVERA MARTINS, <br>
 
EDUARDA ANNES TRENTIN, <br>
 
EDUARDA TAKAHASHI DE ARRUDA WALDRICH, <br>
 
GABRIEL ARMANDO DELGADO, <br>
 
MURILO LAVANDOSKI DA COSTA, <br>
 
MATHEUS EDUARDO TESCH, <br>
 
PEDRO HENRIQUE FIEL DA SILVA, <br>
 
CAIO BARCELOS MONTEIRO, <br>
 
LUCAS LAURRENT DE CARVALHO FERREIRA, <br>
 
ARTHUR DE ARAUJO JUNGES, <br>
 
UBIRAJARA SOARES MONTEIRO, <br>
 
LUCAS RAFAEL RITA, <br>
 
ANA CAROLINE LANA, <br>
 
DARLAN PORSCH, <br>
 
IGOR BUENO FRANCO, <br>
 
ANDRE JOSE ESPINDOLA, <br>
 
JORGE LUIZ DE AGUIAR PAES FILHO
 
<br><br>
 
 
 
Por consequência os demais alunos compõem a Turma 2.
 
  
 
<br><br>
 
<br><br>

Edição das 19h17min de 9 de setembro de 2019

Unidade Curricular: ELETRÔNICA DIGITAL II

Dados de Identificação

Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
Carga Horária | 3612 horas
Unidade Curricular | ELETRÔNICA DIGITAL II | Fase: 2 | Código: DI20222802
Período letivo atual | 2019/2
Carga Horária | 80h | Teórica: 60h | Prática: 20h
Pré-requisito | Eletrônica Digital I

Quadro de Avisos


Olá Alunos!

Na aula do dia 09/09/2019 ficou acertado que faremos uma REC e 2a. Chamada da AT1 na próxima aula, dia 16/09/2019, nos dois últimos horários. Portanto, estudem e avisem os colegas.



Prof. Douglas A.

Horário

Horário Segunda Terça Quarta Quinta Sexta
13:30 - 14:25 DIG22802
14:25 - 15:20 DIG22802
_I_nterval_o_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_
15:40 - 16:35 DIG22802 PRG122804
16:35 - 17:30 DIG22802 PRG122804
17:30 - 18:30 Atendimento - PRG122804 - -
18:30 - 19:25 Atendimento EDI018702
19:25 - 20:20 EDI018702
Intervalo - - - - -
20:40 - 21:35
21:35 - 22:30


Aulas

AULA 1 Dia 29/07/2019 - Latches | Flip-flops
AULA 2 Dia 05/08/2019 - Contadores: Assíncronos
AULA 3 Dia 12/08/2019 - Laboratório 1 (Latches e Mestre-escravo)
AULA 4 Dia 19/08/2019 - Contadores: Síncronos
AULA 5 Dia 26/08/2019 - Revisão para AT1 | Lab. de Simulação (Proteus)
AULA 6 Dia 02/09/2019 - Avaliação Teórica 1 (AT1)
AULA 13 Dia 09/09/2019 - Correção da AT1
AULA 7 Dia 16/09/2019 - Registradores
AULA 8 Dia 23/09/2019 - Laboratório 2 (Relógio Digital)
AULA 9 Dia 30/09/2019 - Codificadores e Decodificadores
AULA 10 Dia 07/09/2019 - Multiplexadores e Demultiplexadores
AULA 11 Dia 14/10/2019 - Laboratório 3 (Registradores)
AULA 12 Dia 21/10/2019 - Memórias
AULA 14 Dia 04/11/2019 - Avaliação Teórica 2 (AT2)
AULA 15 Dia 11/11/2019 - Introdução ao VHDL | Correção da AT2
AULA 16 Dia 18/11/2019 - Simulação do código VHDL (Modelsim)
AULA 17 Dia 25/11/2019 - Design de sistemas programáveis (Quartus II)
AULA 18 Dia 02/12/2019 - Introdução ao FPGA
AULA 19 Dia 09/12/2019 - Avaliação Teórica 3 (AT3) |
AULA 20 Dia 16/12/2019 - Resultado Final | REC


Em cinza são aulas sem apresentação de novos conteúdos como exercícios e revisão, em verde são laboratórios e em vermelho são avaliações regulares e de recuperação.

Atendimento paralelo

O atendimento extra-classe aos alunos será realizado nas segundas-feiras das 17h30min às 19h30min.

Material de apoio

[1] Apostila de Eletrônica Digital

[2] Eletrônica Digital (slides)

[3] Evolução da Tecnologia Celular

[4] Digital Works - Software de Simulação (free)


Voltar.png