Mudanças entre as edições de "DIG222802 2018 2 AULA03"
| Linha 149: | Linha 149: | ||
</blockquote> | </blockquote> | ||
| − | ==Resultado da Correção== | + | ==Resultado da Correção REL1== |
{| class="wikitable" | {| class="wikitable" | ||
Edição das 15h42min de 1 de novembro de 2018
Laboratório 1
O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabMIC (sala 104) entre 13h30h às 17h30min. O experimento está dividido em duas etapas, sendo que na primeira parte você vai testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa você vai testar o funcionamento dos flip-flops tipo D na configuração mestre-escravo, comprovando a teoria envolvida.
Parte I - Latch RS
- Objetivo
Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.
Figura 1 - Latch RS controlado.
| C | R | S | Q |
|---|---|---|---|
| 0 | X | X | Qa |
| 1 | 0 | 0 | Qa |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | proibido |
[*]Qa: saída do estado anterior.
Procedimento
- Formar as 10 equipes com 2 alunos;
- Desenhar as ligações utilizando o esquemático dos CIs;
- Montar o circuito na banca digital, os CIs devem ficar com o chanfro voltado para cima;
- Fazer a ligação de VCC e GND;
- Fazer a ligação entre as portas lógicas dos circuitos integrados;
- Fazer a ligação de R, S e C com chaves seletoras;
- Fazer a ligação das Saídas Q e Q\ aos LEDs;
- Testar a tabela verdade.
Parte II - Mestre-escravo
- Objetivo
- Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 2.
Figura 2 - Flip-flop tipo D na configuração mestre–escravo.
| D | Q | Q\ |
|---|---|---|
| 0 | 0 | 1 |
| 1 | 1 | 0 |
Procedimento
- Mesmas equipes;
- Desenhar as ligações utilizando o esquemático dos CIs;
- Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
- Fazer a ligação de VCC e GND
- Fazer a ligação de PRE e CLR nas chaves seletoras.
- Fazer a ligação entre as FF passando pela inversora
- Fazer a ligação de D e Clock com chaves seletoras
- Fazer a ligação das Saídas Qm e Qs aos LEDs
- Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave).
- Ligar o clock a uma frequência de 1Hz (se estiver disponível) e ver o que acontece.
Material Utilizado
- CI 7402 (NOR) (Figura 3)
- CI 7408 (AND) (Figura 4)
- CI 7404 (INV) (Figura 5)
- CI 7474 (FF tipo D) (Figura 6)
- fios diversos
- bancada digital
- alicates
Esquemáticos dos CIs
Figura 3 - Esquemático do CI 7402 - Portas NOR.
Figura 4 - Esquemático do CI 7408 - Portas AND.
Figura 5 - Esquemático do CI 7404 - Portas Inversoras.
Figura 6 - Esquemático do CI 7474 - Dois FF tipo D.
Relatório
O relatório deverá ser entregue até o dia da primeira avaliação (AP1). O relatório deve ser enviado por meio digital no formato PDF para o endereço douglasars@gmail.com.
Normas para elaboração do relatório
http://wiki.sj.ifsc.edu.br/images/9/9d/Modelo_Relat%C3%B3rio_aula_pratica_DouglasARS.pdf
Nota: Utilizem preferencialmente o LibreOffice Writer e exportem o arquivo PDF ao final (Arquivo >> Exportar como PDF).
Resultado da Correção REL1
| # | Matrícula | Entrega+PDF
(3) |
Titulo/Formatação
(3) |
Introdução
(6) |
Dois esquemáticos
(6) |
Procedimento
(3) |
Resultados e discussões
(6) |
Referências
(3) |
Nota
(30 escores) |
|---|---|---|---|---|---|---|---|---|---|
| 1 | 201810202339 | 3 | 2 | 2 | 4 | 2 | 6 | 3 | 7 |
| 2 | 1610067622 | 3 | 2 | 6 | 5 | 3 | 3 | 1 | 6 |
| 3 | 201810204963 | 0 | |||||||
| 4 | 201810208624 | 0 | |||||||
| 5 | 201810202896 | 3 | 3 | 2 | 5 | 3 | 0 | 3 | 6 |
| 6 | 201810204932 | 3 | 2 | 0 | 5 | 2 | 6 | 0 | 4 |
| 7 | 201810204945 | 3 | 3 | 1 | 5 | 3 | 2 | 1 | 6 |
| 8 | 201810204873 | 3 | 2 | 1 | 2 | 2 | 3 | 0 | 4 |
| 9 | 201810206939 | 3 | 1 | ||||||
| 10 | 1520053614 | 0 | |||||||
| 11 | 201810204323 | 3 | 3 | 1 | 5 | 3 | 2 | 1 | 6 |
| 12 | 1720076960 | 0 | |||||||
| 13 | 201810206648 | 3 | 2 | 2 | 4 | 2 | 6 | 3 | 7 |
| 14 | 201810202987 | 3 | 2 | 3 | 0 | 2 | 4 | 1 | 5 |
| 15 | 1720007853 | 3 | 1 | 0 | 0 | 2 | 3 | 0 | 3 |
| 16 | 201810202361 | 3 | 2 | 1 | 5 | 2 | 5 | 1 | 6 |
| 17 | 201810204279 | 3 | 2 | 0 | 5 | 2 | 1 | 0 | 4 |
| 18 | 201810203047 | 0 | |||||||
| 19 | 201810208643 | 3 | 2 | 1 | 4 | 2 | 4 | 3 | 6 |
| 20 | 201810206552 | 3 | 2 | 1 | 3 | 2 | 6 | 1 | 6 |
| 21 | 201810207547 | 0 | |||||||
| 22 | 201810202814 | 3 | 2 | 1 | 3 | 2 | 6 | 1 | 6 |
| 23 | 201810203067 | 3 | 2 | 1 | 0 | 1 | 0 | 1 | 3 |
| 24 | 201810204926 | 3 | 2 | 0 | 4 | 3 | 2 | 2 | 5 |
| 25 | 201810202965 | 3 | 2 | 1 | 4 | 1 | 3 | 2 | 5 |
| 26 | 1620032406 | 3 | 1 | ||||||
| 27 | 201810204505 | 3 | 3 | 1 | 4 | 2 | 4 | 1 | 6 |
| 28 | 201810202783 | 3 | 2 | 0 | 5 | 3 | 4 | 0 | 6 |
| 29 | 201810204297 | 3 | 2 | 0 | 5 | 3 | 4 | 0 | 6 |
| 30 | 1710084987 | 3 | 2 | 1 | 4 | 2 | 4 | 3 | 6 |
| 31 | 201810204371 | 3 | 3 | 2 | 5 | 3 | 0 | 3 | 6 |
| 32 | 1720007519 | 3 | 1 | 0 | 0 | 2 | 3 | 0 | 3 |
| 33 | 201810202284 | 3 | 2 | 1 | 4 | 2 | 3 | 1 | 5 |
| 34 | 1710045914 | 0 | |||||||
| 35 | 1620032562 | 3 | 2 | 1 | 4 | 1 | 3 | 2 | 5 |
| 36 | 201820005778 | 3 | 2 | 3 | 0 | 2 | 4 | 1 | 5 |
| 37 | 201810206501 | 3 | 2 | 0 | 4 | 3 | 2 | 2 | 5 |
| 38 | 201810203025 | 3 | 2 | 1 | 0 | 1 | 0 | 1 | 3 |
| 39 | 1620014327 | 3 | 2 | 1 | 5 | 3 | 3 | 1 | 6 |
| 40 | 201810202618 | 3 | 2 | 1 | 5 | 2 | 5 | 1 | 6 |
| 41 | 201810210482 | 3 | 2 | 1 | 3 | 2 | 6 | 1 | 6 |
