Mudanças entre as edições de "DIG222802 2018 2"
Ir para navegação
Ir para pesquisar
(→Aulas) |
(→Aulas) |
||
| (32 revisões intermediárias por 2 usuários não estão sendo mostradas) | |||
| Linha 19: | Linha 19: | ||
<blockquote style="background:#FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;"> | <blockquote style="background:#FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;"> | ||
| − | + | Olá Alunos, | |
<br><br> | <br><br> | ||
| − | + | Os resultados finais já estão disponíveis na WiKi e no SIGAA. Lembro que a REC em sendo maior nota substituiu uma das anteriores. Problemas com frequência serão resolvidos na reunião do Colegiado de Curso. As provas estão disponíveis para verificação (me procurar na Coordenação). | |
| − | <br> | + | <br><br> |
| − | + | Parabéns aos aprovados! | |
| − | <br> | ||
| − | |||
<br><br> | <br><br> | ||
Prof. Douglas A. | Prof. Douglas A. | ||
| Linha 125: | Linha 123: | ||
:<span style="color:white; background:#045FB4;">'''AULA 2'''</span>[[DIG222802_2018_2_AULA01 | Dia 06/08/2018 - Latches | Flip-flops ]] | :<span style="color:white; background:#045FB4;">'''AULA 2'''</span>[[DIG222802_2018_2_AULA01 | Dia 06/08/2018 - Latches | Flip-flops ]] | ||
:<span style="color:white; background:#045FB4;">'''AULA 3'''</span>[[DIG222802_2018_2_AULA02 | Dia 13/08/2018 - Contadores: Assíncronos]] | :<span style="color:white; background:#045FB4;">'''AULA 3'''</span>[[DIG222802_2018_2_AULA02 | Dia 13/08/2018 - Contadores: Assíncronos]] | ||
| − | :<span style="color:white; background:#008B00;">'''AULA 4'''</span>[[DIG222802_2018_2_AULA03 | Dia 20/08/2018 - Laboratório 1 (Latches e Mestre-escravo)]] [[DIG222802_2018_2_AULA03#Resultado_da_Corre.C3.A7.C3.A3o_REL1 | | Correção REL1]] | + | :<span style="color:white; background:#008B00;">'''AULA 4'''</span>[[DIG222802_2018_2_AULA03 | Dia 20/08/2018 - Laboratório 1 (Latches e Mestre-escravo)]] [[DIG222802_2018_2_AULA03#Resultado_da_Corre.C3.A7.C3.A3o_REL1 | | Correção REL1]] |
:<span style="color:white; background:#045FB4;">'''AULA 5'''</span>[[DIG222802_2018_2_AULA04 | Dia 27/08/2018 - Contadores: Síncronos]] | :<span style="color:white; background:#045FB4;">'''AULA 5'''</span>[[DIG222802_2018_2_AULA04 | Dia 27/08/2018 - Contadores: Síncronos]] | ||
:<span style="color:white; background:#008B00;">'''AULA 6'''</span><span style="color:#008B00;"> Dia 03/09/2018 - Laboratório de Simulação 1 - Proteus</span> | :<span style="color:white; background:#008B00;">'''AULA 6'''</span><span style="color:#008B00;"> Dia 03/09/2018 - Laboratório de Simulação 1 - Proteus</span> | ||
:<span style="color:white; background:#778899;">'''AULA 7'''</span><span style="color:gray;"> Dia 10/09/2018 - Revisão para AT1</span> | :<span style="color:white; background:#778899;">'''AULA 7'''</span><span style="color:gray;"> Dia 10/09/2018 - Revisão para AT1</span> | ||
:<span style="color:white; background:#E32636;">'''AULA 8'''</span><span style="color:red;"> Dia 17/09/2018 - Avaliação Teórica 1 (AT1)</span> | :<span style="color:white; background:#E32636;">'''AULA 8'''</span><span style="color:red;"> Dia 17/09/2018 - Avaliação Teórica 1 (AT1)</span> | ||
| − | :<span style="color:white; background:#045FB4;">'''AULA 9'''</span>[[DIG222802_2018_2_AULA05 | Dia 24/09/2018 - Laboratório 2 (Relógio Digital)]] | + | :<span style="color:white; background:#045FB4;">'''AULA 9'''</span>[[DIG222802_2018_2_AULA05 | Dia 24/09/2018 - Laboratório 2 (Relógio Digital)]] [[DIG222802_2018_2_AULA05#Resultado_da_Corre.C3.A7.C3.A3o_REL2 | | Correção REL2]] |
| − | [[DIG222802_2018_2_AULA05#Resultado_da_Corre.C3.A7.C3.A3o_REL2 | | Correção REL2]] | + | :<span style="color:white; background:#008B00;">'''AULA 10'''</span>[[DIG222802_2018_2_AULA06 | Dia 01/10/2018 - Registradores]] [[DIG222802_2018_2_AULA06#Corre.C3.A7.C3.A3o_da_AT1_-_2018-2 | | Correção da AT1]] |
| − | :<span style="color:white; background:#008B00;">'''AULA 10'''</span>[[DIG222802_2018_2_AULA06 | Dia 01/10/2018 - Registradores | ||
:<span style="color:white; background:#045FB4;">'''AULA 11'''</span>[[DIG222802_2018_2_AULA07 | Dia 08/10/2018 - Codificadores e Decodificadores]] | :<span style="color:white; background:#045FB4;">'''AULA 11'''</span>[[DIG222802_2018_2_AULA07 | Dia 08/10/2018 - Codificadores e Decodificadores]] | ||
:<span style="color:white; background:#045FB4;">'''AULA 12'''</span>[[DIG222802_2018_2_AULA08 | Dia 15/10/2018 - Multiplexadores e Demultiplexadores]] | :<span style="color:white; background:#045FB4;">'''AULA 12'''</span>[[DIG222802_2018_2_AULA08 | Dia 15/10/2018 - Multiplexadores e Demultiplexadores]] | ||
:<span style="color:white; background:#045FB4;">'''AULA 13'''</span>[[DIG222802_2018_2_AULA10 | Dia 22/10/2018 - Memórias]] | :<span style="color:white; background:#045FB4;">'''AULA 13'''</span>[[DIG222802_2018_2_AULA10 | Dia 22/10/2018 - Memórias]] | ||
| − | :<span style="color:white; background:#008B00;">'''AULA 14'''</span>[[DIG222802_2018_2_AULA09 | Dia 29/10/2018 - Laboratório 3 (Registradores)]] | + | :<span style="color:white; background:#008B00;">'''AULA 14'''</span>[[DIG222802_2018_2_AULA09 | Dia 29/10/2018 - Laboratório 3 (Registradores)]] [[DIG222802_2018_2_AULA09#Resultado_da_Corre.C3.A7.C3.A3o_REL3 | | Correção REL3]] |
:<span style="color:white; background:#E32636;">'''AULA 15'''</span><span style="color:red;"> Dia 05/11/2018 - Avaliação Teórica 2 (AT2) </span> | :<span style="color:white; background:#E32636;">'''AULA 15'''</span><span style="color:red;"> Dia 05/11/2018 - Avaliação Teórica 2 (AT2) </span> | ||
| − | :<span style="color:white; background:#045FB4;">'''AULA 16'''</span>[[DIG222802_2018_2_AULA11 | Dia 12/11/2018 - Introdução ao VHDL | + | :<span style="color:white; background:#045FB4;">'''AULA 16'''</span>[[DIG222802_2018_2_AULA11 | Dia 12/11/2018 - Introdução ao VHDL]] [[DIG222802_2018_2_AULA11c | | Correção da AT2]] |
:<span style="color:white; background:#045FB4;">'''AULA 17'''</span>[[DIG222802_2018_2_AULA12 | Dia 19/11/2018 - Simulação do código VHDL (Modelsim)]] | :<span style="color:white; background:#045FB4;">'''AULA 17'''</span>[[DIG222802_2018_2_AULA12 | Dia 19/11/2018 - Simulação do código VHDL (Modelsim)]] | ||
:<span style="color:white; background:#045FB4;">'''AULA 18'''</span>[[DIG222802_2018_2_AULA13 | Dia 26/11/2018 - Design de sistemas programáveis (Quartus II)]] | :<span style="color:white; background:#045FB4;">'''AULA 18'''</span>[[DIG222802_2018_2_AULA13 | Dia 26/11/2018 - Design de sistemas programáveis (Quartus II)]] | ||
| − | :<span style="color:white; background:#045FB4;">'''AULA 19'''</span>[[DIG222802_2018_2_AULA14 | Dia 03/12/2018 - Introdução ao FPGA ]] | + | :<span style="color:white; background:#045FB4;">'''AULA 19'''</span>[[DIG222802_2018_2_AULA14 | Dia 03/12/2018 - Introdução ao FPGA]] [[DIG222802_2018_2_AULA15 | | Laboratório 4 (REC) (Demux)]] |
:<span style="color:white; background:#E32636;">'''AULA 20'''</span><span style="color:red;"> Dia 10/12/2018 - Avaliação Teórica 3 (AT3)</span> | :<span style="color:white; background:#E32636;">'''AULA 20'''</span><span style="color:red;"> Dia 10/12/2018 - Avaliação Teórica 3 (AT3)</span> | ||
| − | :<span style="color:white; background:#E32636;">'''AULA 21'''</span>[[ | + | :<span style="color:white; background:#E32636;">'''AULA 21'''</span>[[DIG222802_2018_2_AULA16 | Dia 12/12/2018 - Resultado Final]] |
| + | |||
:''<span style="color:gray;">Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em verde são laboratórios. E em vermelho, avaliações regulares e de recuperação.''</span> | :''<span style="color:gray;">Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em verde são laboratórios. E em vermelho, avaliações regulares e de recuperação.''</span> | ||
Edição atual tal como às 13h36min de 18 de dezembro de 2018
Unidade Curricular: ELETRÔNICA DIGITAL II
Dados de Identificação
- Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
- Carga Horária | 3612 horas
- Unidade Curricular | ELETRÔNICA DIGITAL II | Fase: 2 | Código: DI20222802
- Período letivo atual | 2018/2
- Carga Horária | 80h | Teórica: 60h | Prática: 20h
- Pré-requisito | Eletrônica Digital I
Quadro de Avisos
Olá Alunos,
Os resultados finais já estão disponíveis na WiKi e no SIGAA. Lembro que a REC em sendo maior nota substituiu uma das anteriores. Problemas com frequência serão resolvidos na reunião do Colegiado de Curso. As provas estão disponíveis para verificação (me procurar na Coordenação).
Parabéns aos aprovados!
Prof. Douglas A.
Horário
| Horário | Segunda | Terça | Quarta | Quinta | Sexta |
|---|---|---|---|---|---|
| 13:30 - 14:25 | DIG22802 | ||||
| 14:25 - 15:20 | DIG22802 | ||||
| _I_nterval_o_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ |
| 15:40 - 16:35 | DIG22802 | PRG122804 | |||
| 16:35 - 17:30 | DIG22802 | PRG122804 | |||
| 17:30 - 18:30 | Atendimento | - | PRG122804 | - | - |
| 18:30 - 19:25 | Atendimento | MCO18703 | |||
| 19:25 - 20:20 | MCO18703 | ||||
| Intervalo | - | - | - | - | - |
| 20:40 - 21:35 | |||||
| 21:35 - 22:30 |
Aulas
- AULA 1 Dia 30/07/2018 - Aula Inaugural | Integração
- AULA 2 Dia 06/08/2018 - Latches | Flip-flops
- AULA 3 Dia 13/08/2018 - Contadores: Assíncronos
- AULA 4 Dia 20/08/2018 - Laboratório 1 (Latches e Mestre-escravo) | Correção REL1
- AULA 5 Dia 27/08/2018 - Contadores: Síncronos
- AULA 6 Dia 03/09/2018 - Laboratório de Simulação 1 - Proteus
- AULA 7 Dia 10/09/2018 - Revisão para AT1
- AULA 8 Dia 17/09/2018 - Avaliação Teórica 1 (AT1)
- AULA 9 Dia 24/09/2018 - Laboratório 2 (Relógio Digital) | Correção REL2
- AULA 10 Dia 01/10/2018 - Registradores | Correção da AT1
- AULA 11 Dia 08/10/2018 - Codificadores e Decodificadores
- AULA 12 Dia 15/10/2018 - Multiplexadores e Demultiplexadores
- AULA 13 Dia 22/10/2018 - Memórias
- AULA 14 Dia 29/10/2018 - Laboratório 3 (Registradores) | Correção REL3
- AULA 15 Dia 05/11/2018 - Avaliação Teórica 2 (AT2)
- AULA 16 Dia 12/11/2018 - Introdução ao VHDL | Correção da AT2
- AULA 17 Dia 19/11/2018 - Simulação do código VHDL (Modelsim)
- AULA 18 Dia 26/11/2018 - Design de sistemas programáveis (Quartus II)
- AULA 19 Dia 03/12/2018 - Introdução ao FPGA | Laboratório 4 (REC) (Demux)
- AULA 20 Dia 10/12/2018 - Avaliação Teórica 3 (AT3)
- AULA 21 Dia 12/12/2018 - Resultado Final
- Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em verde são laboratórios. E em vermelho, avaliações regulares e de recuperação.
Atendimento paralelo
- O atendimento extra-classe aos alunos será realizado nas segundas-feiras das 17h30min às 19h30min.
Material de apoio
[1] Apostila de Eletrônica Digital
[2] Eletrônica Digital (slides)
[3] Evolução da Tecnologia Celular
