DIG222802 2017 2 AULA03

Laboratório 1

O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabDIG/MIC (sala 104) em dois momentos. O primeiro, entre 10h e 12h, com a turma da manhã. E o segundo, entre 15h40h às 17h40min, com a turma da tarde. O experimento está dividido em duas etapas, sendo que na primeira parte você vai testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa você vai testar o funcionamento dos flip-flops D na configuração mestre-escravo, comprovando a teoria envolvida.

Nota: É importante lembrar que todos os alunos devem assistir a aula entre 13h30min e 15h20min.

Parte I: Latch RS

Objetivo

Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.

Figura 1 - Latch RS controlado.

Tabela Verdade

C	R	S	Q
0	X	X	Qa
1	0	0	Qa
1	0	1	1
1	1	0	0
1	1	1	proibido

[*]Qa: saída do estado anterior.

Procedimento

1. Formar as 10 equipes com 2 alunos;
2. Desenhar as ligações utilizando o esquemático dos CIs;
3. Montar o circuito na banca digital, os CIs devem ficar com o chanfro voltado para cima;
   1. Fazer a ligação de VCC e GND;
   2. Fazer a ligação entre as portas lógicas dos circuitos integrados;
   3. Fazer a ligação de R, S e C com chaves seletoras;
   4. Fazer a ligação das Saídas Q e Q\ aos LEDs;
4. Testar a tabela verdade.

Parte II: Mestre-Escravo

Objetivo

Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 2.

Figura 2 - Flip-flop tipo D na configuração mestre–escravo.

FF tipo D

D	Q	Q\
0	0	1
1	1	0

Procedimento

1. Mesmas equipes;
2. Desenhar as ligações utilizando o esquemático dos CIs;
3. Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
   1. Fazer a ligação de VCC e GND
   2. Fazer a ligação de PRE e CLR nas chaves seletoras.
   3. Fazer a ligação entre as FF passando pela inversora
   4. Fazer a ligação de D e Clock com chaves seletoras
   5. Fazer a ligação das Saídas Qm e Qs aos LEDs
4. Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave).
5. Ligar o clock a uma frequência de 1Hz (se estiver disponível) e ver o que acontece.

Material Utilizado

1. CI 7402 (NOR) (Figura 3)
2. CI 7408 (AND) (Figura 4)
3. CI 7404 (INV) (Figura 5)
4. CI 7474 (FF tipo D) (Figura 6)
5. fios diversos
6. bancada digital
7. alicates

Esquemáticos dos CIs

Figura 3 - Esquemático do CI 7402 - Portas NOR.

Figura 4 - Esquemático do CI 7408 - Portas AND.

Figura 5 - Esquemático do CI 7404 - Portas Inversoras.

Figura 6 - Esquemático do CI 7474 - Dois FF tipo D.

Relatório

O relatório deverá ser entregue até o dia da primeira avaliação (AP1). As equipes que não terminaram as duas partes do experimento, podem fazer somente da parte que foi realizada (RS com controle). O relatório deve ser enviado por meio digital no formato PDF para o endereço douglasars@gmail.com.

Normas para elaboração do relatório

http://wiki.sj.ifsc.edu.br/images/9/9d/Modelo_Relat%C3%B3rio_aula_pratica_DouglasARS.pdf

Nota: Utilizem preferencialmente o LibreOffice Writer e exportem o arquivo PDF ao final (Arquivo >> Exportar como PDF).

---