Mudanças entre as edições de "DIG222802 2017 2 AULA03"
(Criou página com '=Laboratório 1= O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabDIG/MIC (sala 104) em dois momentos. O '''primeiro, entre 10h e 12h, com a tu...') |
|||
(10 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 1: | Linha 1: | ||
=Laboratório 1= | =Laboratório 1= | ||
− | O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabDIG/MIC (sala 104) em dois momentos. O '''primeiro, entre 10h e 12h, com a turma da manhã'''. E o segundo, '''entre 15h40h às 17h40min, com a turma da tarde'''. O experimento está dividido em duas etapas, sendo que na primeira parte você vai testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa você vai testar o funcionamento dos flip-flops D na configuração mestre-escravo, | + | O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabDIG/MIC (sala 104) em dois momentos. O '''primeiro, entre 10h e 12h, com a turma da manhã'''. E o segundo, '''entre 15h40h às 17h40min, com a turma da tarde'''. O experimento está dividido em duas etapas, sendo que na primeira parte você vai testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa você vai testar o funcionamento dos flip-flops D na configuração mestre-escravo, comprovando a teoria envolvida. |
<blockquote style="background: #FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;"> | <blockquote style="background: #FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;"> | ||
Linha 9: | Linha 9: | ||
− | ==Parte I== | + | ==Parte I: Latch RS== |
;Objetivo: | ;Objetivo: | ||
− | Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura | + | Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1. |
[[Imagem:fig4_DIG222802.png|center|300px]] | [[Imagem:fig4_DIG222802.png|center|300px]] | ||
<center> | <center> | ||
− | Figura | + | Figura 1 - Latch RS controlado. |
− | + | ||
Linha 24: | Linha 24: | ||
|+'''Tabela Verdade''' | |+'''Tabela Verdade''' | ||
|- | |- | ||
− | ! style="background:# | + | ! style="background:#FFD700; width: 20px;" | C |
− | ! style="background:# | + | ! style="background:#FFD700; width: 20px;" | R |
− | ! style="background:# | + | ! style="background:#FFD700; width: 20px;" | S |
− | ! style="background:# | + | ! style="background:#FFD700; width: 20px;" | Q |
|- | |- | ||
| 0 | | 0 | ||
Linha 54: | Linha 54: | ||
|proibido | |proibido | ||
|} | |} | ||
− | *Qa: saída do estado anterior. | + | [*]Qa: saída do estado anterior. |
+ | </center> | ||
==Procedimento== | ==Procedimento== | ||
− | #Formar as 10 equipes com 2 | + | #Formar as 10 equipes com 2 alunos; |
− | #Desenhar as ligações | + | #Desenhar as ligações utilizando o esquemático dos CIs; |
− | #Montar o circuito na banca digital, os CIs devem ficar | + | #Montar o circuito na banca digital, os CIs devem ficar com o chanfro voltado para cima; |
## Fazer a ligação de VCC e GND; | ## Fazer a ligação de VCC e GND; | ||
## Fazer a ligação entre as portas lógicas dos circuitos integrados; | ## Fazer a ligação entre as portas lógicas dos circuitos integrados; | ||
Linha 67: | Linha 68: | ||
#Testar a tabela verdade. | #Testar a tabela verdade. | ||
− | ==Parte II== | + | ==Parte II: Mestre-Escravo== |
− | ;Objetivo: Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura | + | ;Objetivo: Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 2. |
[[Imagem:fig6_DIG222802.png|center|400px]] | [[Imagem:fig6_DIG222802.png|center|400px]] | ||
<center> | <center> | ||
− | Figura | + | Figura 2 - Flip-flop tipo D na configuração mestre–escravo. |
− | |||
Linha 82: | Linha 82: | ||
|+'''FF tipo D''' | |+'''FF tipo D''' | ||
|- | |- | ||
− | ! style="background:# | + | ! style="background:#FFD700; width: 20px;" | D |
− | ! style="background:# | + | ! style="background:#FFD700; width: 20px;" | Q |
− | ! style="background:# | + | ! style="background:#FFD700; width: 20px;" | Q\ |
|- | |- | ||
| 0 | | 0 | ||
Linha 94: | Linha 94: | ||
| 0 | | 0 | ||
|} | |} | ||
+ | </center> | ||
==Procedimento== | ==Procedimento== | ||
#Mesmas equipes; | #Mesmas equipes; | ||
− | #Desenhar as ligações | + | #Desenhar as ligações utilizando o esquemático dos CIs; |
#Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima; | #Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima; | ||
## Fazer a ligação de VCC e GND | ## Fazer a ligação de VCC e GND | ||
Linha 106: | Linha 107: | ||
## Fazer a ligação das Saídas Qm e Qs aos LEDs | ## Fazer a ligação das Saídas Qm e Qs aos LEDs | ||
#Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave). | #Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave). | ||
− | #Ligar o clock a uma frequência de 1Hz e ver o que acontece. | + | #Ligar o '''clock''' a uma frequência de 1Hz (se estiver disponível) e ver o que acontece. |
=Material Utilizado= | =Material Utilizado= | ||
− | #CI 7402 (NOR) (Figura | + | #CI 7402 (NOR) (Figura 3) |
− | #CI | + | #CI 7408 (AND) (Figura 4) |
− | #CI | + | #CI 7404 (INV) (Figura 5) |
− | #CI 7474 (FF tipo D) (Figura | + | #CI 7474 (FF tipo D) (Figura 6) |
#fios diversos | #fios diversos | ||
#bancada digital | #bancada digital | ||
+ | #alicates | ||
=Esquemáticos dos CIs= | =Esquemáticos dos CIs= | ||
Linha 122: | Linha 124: | ||
[[Imagem:CI_7402.png|center|250px]] | [[Imagem:CI_7402.png|center|250px]] | ||
<center> | <center> | ||
− | Figura | + | Figura 3 - Esquemático do CI 7402 - Portas NOR. |
</center> | </center> | ||
[[Imagem:CI_7408.png|center|250px]] | [[Imagem:CI_7408.png|center|250px]] | ||
<center> | <center> | ||
− | Figura | + | Figura 4 - Esquemático do CI 7408 - Portas AND. |
</center> | </center> | ||
[[Imagem:CI_7404.png|center|250px]] | [[Imagem:CI_7404.png|center|250px]] | ||
<center> | <center> | ||
− | Figura | + | Figura 5 - Esquemático do CI 7404 - Portas Inversoras. |
</center> | </center> | ||
[[Imagem:CI_7474.png|center|250px]] | [[Imagem:CI_7474.png|center|250px]] | ||
<center> | <center> | ||
− | Figura | + | Figura 6 - Esquemático do CI 7474 - Dois FF tipo D. |
</center> | </center> | ||
Edição atual tal como às 10h14min de 8 de fevereiro de 2018
Laboratório 1
O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabDIG/MIC (sala 104) em dois momentos. O primeiro, entre 10h e 12h, com a turma da manhã. E o segundo, entre 15h40h às 17h40min, com a turma da tarde. O experimento está dividido em duas etapas, sendo que na primeira parte você vai testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa você vai testar o funcionamento dos flip-flops D na configuração mestre-escravo, comprovando a teoria envolvida.
Nota: É importante lembrar que todos os alunos devem assistir a aula entre 13h30min e 15h20min.
Parte I: Latch RS
- Objetivo
Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.
Figura 1 - Latch RS controlado.
C | R | S | Q |
---|---|---|---|
0 | X | X | Qa |
1 | 0 | 0 | Qa |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | proibido |
[*]Qa: saída do estado anterior.
Procedimento
- Formar as 10 equipes com 2 alunos;
- Desenhar as ligações utilizando o esquemático dos CIs;
- Montar o circuito na banca digital, os CIs devem ficar com o chanfro voltado para cima;
- Fazer a ligação de VCC e GND;
- Fazer a ligação entre as portas lógicas dos circuitos integrados;
- Fazer a ligação de R, S e C com chaves seletoras;
- Fazer a ligação das Saídas Q e Q\ aos LEDs;
- Testar a tabela verdade.
Parte II: Mestre-Escravo
- Objetivo
- Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 2.
Figura 2 - Flip-flop tipo D na configuração mestre–escravo.
D | Q | Q\ |
---|---|---|
0 | 0 | 1 |
1 | 1 | 0 |
Procedimento
- Mesmas equipes;
- Desenhar as ligações utilizando o esquemático dos CIs;
- Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
- Fazer a ligação de VCC e GND
- Fazer a ligação de PRE e CLR nas chaves seletoras.
- Fazer a ligação entre as FF passando pela inversora
- Fazer a ligação de D e Clock com chaves seletoras
- Fazer a ligação das Saídas Qm e Qs aos LEDs
- Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave).
- Ligar o clock a uma frequência de 1Hz (se estiver disponível) e ver o que acontece.
Material Utilizado
- CI 7402 (NOR) (Figura 3)
- CI 7408 (AND) (Figura 4)
- CI 7404 (INV) (Figura 5)
- CI 7474 (FF tipo D) (Figura 6)
- fios diversos
- bancada digital
- alicates
Esquemáticos dos CIs
Figura 3 - Esquemático do CI 7402 - Portas NOR.
Figura 4 - Esquemático do CI 7408 - Portas AND.
Figura 5 - Esquemático do CI 7404 - Portas Inversoras.
Figura 6 - Esquemático do CI 7474 - Dois FF tipo D.
Relatório
O relatório deverá ser entregue até o dia da primeira avaliação (AP1). As equipes que não terminaram as duas partes do experimento, podem fazer somente da parte que foi realizada (RS com controle). O relatório deve ser enviado por meio digital no formato PDF para o endereço douglasars@gmail.com.
Normas para elaboração do relatório
http://wiki.sj.ifsc.edu.br/images/9/9d/Modelo_Relat%C3%B3rio_aula_pratica_DouglasARS.pdf
Nota: Utilizem preferencialmente o LibreOffice Writer e exportem o arquivo PDF ao final (Arquivo >> Exportar como PDF).