Mudanças entre as edições de "DIG222802 2017 2"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
(Desfeita a edição 139794 de Douglas (Discussão))
 
(3 revisões intermediárias pelo mesmo usuário não estão sendo mostradas)
Linha 47: Linha 47:
  
 
{| border="1" cellpadding="2" cellspacing="0"  
 
{| border="1" cellpadding="2" cellspacing="0"  
−
! style="background:#00008B; color:white;" | Horário
+
! style="background:#8B3A3A; color:white;" | Horário
−
! style="background:#00008B; color:white;" | Segunda
+
! style="background:#8B3A3A; color:white;" | Segunda
−
! style="background:#00008B; color:white;" | Terça
+
! style="background:#8B3A3A; color:white;" | Terça
−
! style="background:#00008B; color:white;" | Quarta
+
! style="background:#8B3A3A; color:white;" | Quarta
−
! style="background:#00008B; color:white;" | Quinta
+
! style="background:#8B3A3A; color:white;" | Quinta
−
! style="background:#00008B; color:white;" | Sexta
+
! style="background:#8B3A3A; color:white;" | Sexta
 
|-
 
|-
 
!style="text-align: center;color:#2F4F4F;background:#90EE90;" | 13:30 - 14:25  
 
!style="text-align: center;color:#2F4F4F;background:#90EE90;" | 13:30 - 14:25  
Linha 136: Linha 136:
 
=Aulas=
 
=Aulas=
  
−
:<span style="color:white; background:#1E90FF;">'''AULA 1'''</span>[[DIG222802_2017_2_AULA01 | Dia 31/07/2017 - Aula Inaugural | Latches | Flip-flops ]]
+
:<span style="color:white; background:#00008B;">'''AULA 1'''</span>[[DIG222802_2017_2_AULA01 | Dia 31/07/2017 - Aula Inaugural | Latches | Flip-flops ]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 2'''</span>[[DIG222802_2017_2_AULA02 | Dia 07/08/2017 - Contadores: Assíncronos]]
+
:<span style="color:white; background:#00008B;">'''AULA 2'''</span>[[DIG222802_2017_2_AULA02 | Dia 07/08/2017 - Contadores: Assíncronos]]
 
:<span style="color:white; background:#008B00;">'''AULA 3'''</span>[[DIG222802_2017_2_AULA03 | Dia 14/08/2017 - Laboratório 1 (Latches)]]
 
:<span style="color:white; background:#008B00;">'''AULA 3'''</span>[[DIG222802_2017_2_AULA03 | Dia 14/08/2017 - Laboratório 1 (Latches)]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 4'''</span>[[DIG222802_2017_2_AULA04 | Dia 21/08/2017 - Contadores: Síncronos]]
+
:<span style="color:white; background:#00008B;">'''AULA 4'''</span>[[DIG222802_2017_2_AULA04 | Dia 21/08/2017 - Contadores: Síncronos]]
 
:<span style="color:white; background:#008B00;">'''AULA 5'''</span><span style="color:gray;"> Dia 28/08/2017 - Laboratório de Simulação 1 - Proteus</span>
 
:<span style="color:white; background:#008B00;">'''AULA 5'''</span><span style="color:gray;"> Dia 28/08/2017 - Laboratório de Simulação 1 - Proteus</span>
 
:<span style="color:black; background:#FFD700;">'''AULA 6'''</span><span style="color:gray;"> Dia 04/09/2017 - SEPEI</span>
 
:<span style="color:black; background:#FFD700;">'''AULA 6'''</span><span style="color:gray;"> Dia 04/09/2017 - SEPEI</span>
 
:<span style="color:white; background:#E32636;">'''AULA 7'''</span><span style="color:red;"> Dia 11/09/2017 - Avaliação Teórica 1 (AT1)</span>
 
:<span style="color:white; background:#E32636;">'''AULA 7'''</span><span style="color:red;"> Dia 11/09/2017 - Avaliação Teórica 1 (AT1)</span>
−
:<span style="color:white; background:#1E90FF;">'''AULA 8'''</span>[[DIG222802_2017_2_AULA05 | Dia 18/09/2017 -  Laboratório 2 (Relógio Digital)]]
+
:<span style="color:white; background:#008B00;">'''AULA 8'''</span>[[DIG222802_2017_2_AULA05 | Dia 18/09/2017 -  Laboratório 2 (Relógio Digital)]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 9'''</span>[[DIG222802_2017_2_AULA06 | Dia 25/09/2017 - Correção da AT1 | Registradores]]
+
:<span style="color:white; background:#00008B;">'''AULA 9'''</span>[[DIG222802_2017_2_AULA06 | Dia 25/09/2017 - Correção da AT1 | Registradores]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 10'''</span>[[DIG222802_2017_2_AULA07 | Dia 02/10/2017 - Codificadores e Decodificadores]]
+
:<span style="color:white; background:#00008B;">'''AULA 10'''</span>[[DIG222802_2017_2_AULA07 | Dia 02/10/2017 - Codificadores e Decodificadores]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 11'''</span>[[DIG222802_2017_2_AULA08 | Dia 09/10/2017 - Multiplexadores e Demultiplexadores]]
+
:<span style="color:white; background:#00008B;">'''AULA 11'''</span>[[DIG222802_2017_2_AULA08 | Dia 09/10/2017 - Multiplexadores e Demultiplexadores]]
 
:<span style="color:white; background:#008B00;">'''AULA 12'''</span>[[DIG222802_2017_2_AULA09 | Dia 16/10/2017 - Laboratório 3 (Registradores)]]
 
:<span style="color:white; background:#008B00;">'''AULA 12'''</span>[[DIG222802_2017_2_AULA09 | Dia 16/10/2017 - Laboratório 3 (Registradores)]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 13'''</span>[[DIG222802_2017_2_AULA10 | Dia 23/10/2017 -  Memórias]]
+
:<span style="color:white; background:#00008B;">'''AULA 13'''</span>[[DIG222802_2017_2_AULA10 | Dia 23/10/2017 -  Memórias]]
 
:<span style="color:white; background:#E32636;">'''AULA 14'''</span><span style="color:red;"> Dia 30/10/2017 - Avaliação Teórica 2 (AT2)  </span>
 
:<span style="color:white; background:#E32636;">'''AULA 14'''</span><span style="color:red;"> Dia 30/10/2017 - Avaliação Teórica 2 (AT2)  </span>
−
:<span style="color:white; background:#1E90FF;">'''AULA 15'''</span>[[DIG222802_2017_2_AULA11 | Dia 06/11/2017 - Correção da AT2 | Introdução ao VHDL]]
+
:<span style="color:white; background:#00008B;">'''AULA 15'''</span>[[DIG222802_2017_2_AULA11 | Dia 06/11/2017 - Correção da AT2 | Introdução ao VHDL]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 16'''</span>[[DIG222802_2017_2_AULA12 | Dia 13/11/2017 - Simulação do código VHDL  (Modelsim)]]
+
:<span style="color:white; background:#00008B;">'''AULA 16'''</span>[[DIG222802_2017_2_AULA12 | Dia 13/11/2017 - Simulação do código VHDL  (Modelsim)]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 17'''</span>[[DIG222802_2017_2_AULA13 | Dia 20/11/2017 - Design de sistemas programáveis (Quartus II)]]
+
:<span style="color:white; background:#00008B;">'''AULA 17'''</span>[[DIG222802_2017_2_AULA13 | Dia 20/11/2017 - Design de sistemas programáveis (Quartus II)]]
−
:<span style="color:white; background:#1E90FF;">'''AULA 18'''</span>[[DIG222802_2017_2_AULA14 | Dia 27/11/2017 - Introdução ao FPGA ]]
+
:<span style="color:white; background:#00008B;">'''AULA 18'''</span>[[DIG222802_2017_2_AULA14 | Dia 27/11/2017 - Introdução ao FPGA ]]
 
:<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> Dia 04/12/2017 - Avaliação Teórica/Prática 3 (AT3)</span>
 
:<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> Dia 04/12/2017 - Avaliação Teórica/Prática 3 (AT3)</span>
 
:<span style="color:white; background:#E32636;">'''AULA 20'''</span>[[DIG222802_2017_2_AULA15 | Dia 11/12/2017 - Resultado Final ]] <span style="color:red;">| REC</span>
 
:<span style="color:white; background:#E32636;">'''AULA 20'''</span>[[DIG222802_2017_2_AULA15 | Dia 11/12/2017 - Resultado Final ]] <span style="color:red;">| REC</span>

Edição atual tal como às 10h00min de 8 de fevereiro de 2018

Unidade Curricular: ELETRÔNICA DIGITAL II

Dados de Identificação

Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
Carga Horária | 3612 horas
Unidade Curricular | ELETRÔNICA DIGITAL II | Fase: 2 | Código: DIG222802
Período letivo atual | 2017/2
Carga Horária | 80h | Teórica: 60h | Prática: 20h
Pré-requisito | Eletrônica Digital I

Quadro de Avisos

Olá Alunos,


Resultados finais já disponíveis.



Parabéns a todos os alunos que chegaram ao final do semestre com aprovação!



Feliz Natal e Próspero Ano Novo!!!




Prof. Douglas A.

Plano de Ensino

Plano de Ensino da Unidade Curricular | PE_DIG222802_2017-2.pdf

Horário

Horário Segunda Terça Quarta Quinta Sexta
13:30 - 14:25 DIG22802
14:25 - 15:20 DIG22802
_I_nterval_o_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_
15:40 - 16:35 DIG22802 PRG122804
16:35 - 17:30 DIG22802 PRG122804 PRG122804
17:30 - 18:30 Atendimento - Atendimento - -
18:30 - 19:25 MCO18703
19:25 - 20:20 MCO18703
Intervalo - - - - -
20:40 - 21:35 PIS18702
21:35 - 22:30 PIS18702


Aulas

AULA 1 Dia 31/07/2017 - Aula Inaugural | Latches | Flip-flops
AULA 2 Dia 07/08/2017 - Contadores: Assíncronos
AULA 3 Dia 14/08/2017 - Laboratório 1 (Latches)
AULA 4 Dia 21/08/2017 - Contadores: Síncronos
AULA 5 Dia 28/08/2017 - Laboratório de Simulação 1 - Proteus
AULA 6 Dia 04/09/2017 - SEPEI
AULA 7 Dia 11/09/2017 - Avaliação Teórica 1 (AT1)
AULA 8 Dia 18/09/2017 - Laboratório 2 (Relógio Digital)
AULA 9 Dia 25/09/2017 - Correção da AT1 | Registradores
AULA 10 Dia 02/10/2017 - Codificadores e Decodificadores
AULA 11 Dia 09/10/2017 - Multiplexadores e Demultiplexadores
AULA 12 Dia 16/10/2017 - Laboratório 3 (Registradores)
AULA 13 Dia 23/10/2017 - Memórias
AULA 14 Dia 30/10/2017 - Avaliação Teórica 2 (AT2)
AULA 15 Dia 06/11/2017 - Correção da AT2 | Introdução ao VHDL
AULA 16 Dia 13/11/2017 - Simulação do código VHDL (Modelsim)
AULA 17 Dia 20/11/2017 - Design de sistemas programáveis (Quartus II)
AULA 18 Dia 27/11/2017 - Introdução ao FPGA
AULA 19 Dia 04/12/2017 - Avaliação Teórica/Prática 3 (AT3)
AULA 20 Dia 11/12/2017 - Resultado Final | REC
Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em verde são laboratórios. E em vermelho, avaliações regulares e de recuperação.

Atendimento paralelo

O atendimento extra-classe aos alunos será realizado nas segundas e quartas-feiras das 17h30min às 18h30min.

Material de apoio

[1] Apostila de Eletrônica Digital

[2] Eletrônica Digital (slides)

[3] Evolução da Tecnologia Celular

Voltar.png

Disponível em “https://wiki.sj.ifsc.edu.br/index.php?title=DIG222802_2017_2&oldid=139799”