Mudanças entre as edições de "DIG222802 2017 1 AULA08"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
 
(19 revisões intermediárias pelo mesmo usuário não estão sendo mostradas)
Linha 6: Linha 6:
  
  
−
O circuito do oscilador 555 no modo astável produz ondas quadradas, oscilando entre 0V e VCC. A configuração do astável está demonstrado abaixo:
+
;Objetivo: Montar o circuito do oscilador 555 no modo astável para que produza ondas quadradas, oscilando entre 0V e VCC. A configuração do astável está demonstrado abaixo:
  
  
Linha 14: Linha 14:
  
 
[[Imagem:fig83_DIG222802.png|center|350px]]
 
[[Imagem:fig83_DIG222802.png|center|350px]]
 +
 +
 +
===Procedimento===
 +
 +
#Formar até 10 equipes com 2 integrantes;
 +
#Desenhar as ligações utilizando o esquemático do 555;
 +
#Montar o circuito na banca digital;
 +
#Testar o funcionamento em um LED;
 +
#Fazer as correções necessárias e ligações que por ventura estiverem faltando.
 +
 +
 +
 +
===Lista de componentes===
 +
 +
#CI 555
 +
#R<sub>1</sub>=R<sub>2</sub>=10k ohms.
 +
#C=47uF
 +
#Capacitor de 15nF (filtro).
  
 
==Parte 2==
 
==Parte 2==
Linha 24: Linha 42:
 
</center>
 
</center>
  
−
==Procedimento==
+
===Procedimento===
  
−
#Formar até 10 equipes com 2 integrantes;
+
#Mesmas equipes;
 
#Desenhar as ligações utilizando o esquemático dos CIs;
 
#Desenhar as ligações utilizando o esquemático dos CIs;
−
#Testar o funcionamento do gerador de frequência da bancada digital, se não estiver funcionando, pode-se utilizar uma chave como ''clock'' (manual);
 
 
#Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
 
#Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
 
## Fazer a ligação de VCC e GND;
 
## Fazer a ligação de VCC e GND;
 
## Fazer a ligação de SET e RESET de um dos FF nas chaves seletoras;
 
## Fazer a ligação de SET e RESET de um dos FF nas chaves seletoras;
−
## Fazer a ligação, se necessário, do SET e RESET em VCC. Lembrando que esta porta é ativo baixo;
+
## Fazer a ligação do SET e RESET de todos os outros FF em VCC (ativo baixo);
 
## Fazer a ligação entre as portas lógicas dos CIs;
 
## Fazer a ligação entre as portas lógicas dos CIs;
−
## Fazer a ligação de ''clock'' com gerador de frequência de 1Hz, ou colocando numa chave seletora;
+
## Fazer a ligação de ''clock'' com oscilador astável (555);
 
#Testar o funcionamento e fazer as correções necessárias e ligações que por ventura estiverem faltando.
 
#Testar o funcionamento e fazer as correções necessárias e ligações que por ventura estiverem faltando.
  
 
Poderá haver algumas ligações (extras) de outros pinos em VCC/GND não detectadas na simulação.
 
Poderá haver algumas ligações (extras) de outros pinos em VCC/GND não detectadas na simulação.
 +
 +
===Componente utilizado===
 +
 +
 +
A Figura 2 mostra a pinagem do CI 7474.
 +
 +
 +
[[Imagem:CI_7474.png|center|350px]]
 +
<center>
 +
Figura 2 - Esquemático do CI 7474 - Dois FF tipo D.
 +
</center>
  
 
==Parte 3==
 
==Parte 3==
  
−
;Objetivo: Alterar o circuito do contador em anel para que ele funcione como contador Jonhson, comprovando seu funcionamento. O circuito é visto da Figura 2.
+
;Objetivo: Alterar o circuito do contador em anel para que ele funcione como contador Jonhson, comprovando seu funcionamento. O circuito é visto da Figura 3.
  
 
[[Imagem:fig51_DIG222802.png|center|700px]]
 
[[Imagem:fig51_DIG222802.png|center|700px]]
 
<center>
 
<center>
−
Figura 2 - Contador Jonhson.
+
Figura 3 - Contador Jonhson.
 
</center>
 
</center>
  
−
==Procedimento==
+
===Procedimento===
  
 
#Mesmas equipes;
 
#Mesmas equipes;
 
#Repetir as ligações utilizando o parte do esquemático dos CIs já realizado;
 
#Repetir as ligações utilizando o parte do esquemático dos CIs já realizado;
−
## Desfazer as ligações do SET e RESET do primeiro FF ligando-os em VCC se necessário;
+
##Desfazer as ligações do SET e RESET do primeiro FF ligando-os em VCC;
 
#Testar o funcionamento e fazer as correções necessárias e ligações que por ventura estiverem faltando.
 
#Testar o funcionamento e fazer as correções necessárias e ligações que por ventura estiverem faltando.
  
 +
=Relatório=
  
 +
O relatório '''completo''' deverá ser entregue até o dia da segunda avaliação (AP2). O relatório deve ser enviado por meio digital no formato PDF para o endereço '''douglasars@gmail.com'''.
  
−
==Circuito==
 
−
 
−
[[Imagem:CI_7474.png|center|350px]]
 
−
<center>
 
−
Figura 3 - Esquemático do CI 7474 - Dois FF tipo D.
 
−
</center>
 
−
 
−
=Material Utilizado=
 
  
 +
;Critérios avaliativos (10 pontos):
  
−
#Oscilador
+
::Formatação: (1);
−
##CI 555
+
::Referencial Teórico (555 e registradores) (2);
−
##Resistor 100k
+
::Esquemático dos circuitos realizados: (3);
−
##Resistor 1M
+
::Procedimento experimental (1);
−
##Capacitor de 560nF
+
::Resultados e discussões (2);
−
##Capacitor de 15nF
+
::Conclusão/Considerações Finais (2);
−
#Registrador
 
−
##CI 7474
 
  
−
=Relatório=
 
  
−
O relatório simplificado deverá ser entregue até às 18h de amanhã (quarta-feira dia 19/10).
+
==Normas para elaboração do relatório==
  
−
;Critérios avaliativos:
 
  
−
::Montagem: 4 (+1+1+1+1)
+
http://wiki.sj.ifsc.edu.br/images/9/9d/Modelo_Relat%C3%B3rio_aula_pratica_DouglasARS.pdf
  
−
::Escrita (coerente e conclusiva): 6
+
<blockquote style="background: #FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;">
 +
Nota: Utilizem preferencialmente o LibreOffice Writer e exportem o arquivo PDF ao final (Arquivo >> Exportar como PDF).
 +
</blockquote>
  
 
=Referências=
 
=Referências=
Linha 97: Linha 118:
  
 
-----
 
-----
−
[[Imagem:icone_voltar.png|link=DIG222802_2017_1_AULA07]]
+
[[Imagem:icone_voltar.png|link=DIG222802_2017_1_AULA09]]
 
[[Imagem:icone_menu.png|link=DIG222802_2017_1#Aulas]]
 
[[Imagem:icone_menu.png|link=DIG222802_2017_1#Aulas]]
−
[[Imagem:icone_prox.png|link=DIG222802_2017_1_AULA09]]
+
[[Imagem:icone_prox.png|link=DIG222802_2017_1_AULA10]]

Edição atual tal como às 16h33min de 25 de abril de 2017

Laboratório 3

O TERCEIRO experimento da turma de Digital 2 da Engenharia vai ser realizado no LabMIC (Sala 104) entre 13h30min e 15h20min e 15h40min e 17h30min. Vamos testar um contador/registrador em anel utilizando um circuito com quatro flip-flops tipo D. O experimento está dividido em três etapas: A primeira trata-se de um circuito gerador de clock com o CI 555, a segunda parte, montar um registrador em anel com dois circuitos integrados 7474, mostrando o resultado das quatro saídas nos LEDs disponíveis na bancada digital. A terceira e última parte, aproveitando o mesmo esquema do circuito, implementar o contador/registrador Jonhson.

Parte 1

Objetivo
Montar o circuito do oscilador 555 no modo astável para que produza ondas quadradas, oscilando entre 0V e VCC. A configuração do astável está demonstrado abaixo:


Fig90 DIG222802.png


Fig83 DIG222802.png


Procedimento

  1. Formar até 10 equipes com 2 integrantes;
  2. Desenhar as ligações utilizando o esquemático do 555;
  3. Montar o circuito na banca digital;
  4. Testar o funcionamento em um LED;
  5. Fazer as correções necessárias e ligações que por ventura estiverem faltando.


Lista de componentes

  1. CI 555
  2. R1=R2=10k ohms.
  3. C=47uF
  4. Capacitor de 15nF (filtro).

Parte 2

Objetivo
Montar um contador/registrador em anel de 4 bits, utilizando CI 7474, chaves de RESET e SET no primeiro FF e apresentar o resultado das quatro saídas nos de LEDs. O circuito correspondente é apresentado na Figura 1.
Fig49 DIG222802.png

Figura 1 - Registrador em anel de 4 bits.

Procedimento

  1. Mesmas equipes;
  2. Desenhar as ligações utilizando o esquemático dos CIs;
  3. Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
    1. Fazer a ligação de VCC e GND;
    2. Fazer a ligação de SET e RESET de um dos FF nas chaves seletoras;
    3. Fazer a ligação do SET e RESET de todos os outros FF em VCC (ativo baixo);
    4. Fazer a ligação entre as portas lógicas dos CIs;
    5. Fazer a ligação de clock com oscilador astável (555);
  4. Testar o funcionamento e fazer as correções necessárias e ligações que por ventura estiverem faltando.

Poderá haver algumas ligações (extras) de outros pinos em VCC/GND não detectadas na simulação.

Componente utilizado

A Figura 2 mostra a pinagem do CI 7474.


CI 7474.png

Figura 2 - Esquemático do CI 7474 - Dois FF tipo D.

Parte 3

Objetivo
Alterar o circuito do contador em anel para que ele funcione como contador Jonhson, comprovando seu funcionamento. O circuito é visto da Figura 3.
Fig51 DIG222802.png

Figura 3 - Contador Jonhson.

Procedimento

  1. Mesmas equipes;
  2. Repetir as ligações utilizando o parte do esquemático dos CIs já realizado;
    1. Desfazer as ligações do SET e RESET do primeiro FF ligando-os em VCC;
  3. Testar o funcionamento e fazer as correções necessárias e ligações que por ventura estiverem faltando.

Relatório

O relatório completo deverá ser entregue até o dia da segunda avaliação (AP2). O relatório deve ser enviado por meio digital no formato PDF para o endereço douglasars@gmail.com.


Critérios avaliativos (10 pontos)
Formatação: (1);
Referencial Teórico (555 e registradores) (2);
Esquemático dos circuitos realizados: (3);
Procedimento experimental (1);
Resultados e discussões (2);
Conclusão/Considerações Finais (2);


Normas para elaboração do relatório

http://wiki.sj.ifsc.edu.br/images/9/9d/Modelo_Relat%C3%B3rio_aula_pratica_DouglasARS.pdf

Nota: Utilizem preferencialmente o LibreOffice Writer e exportem o arquivo PDF ao final (Arquivo >> Exportar como PDF).

Referências

[1] CASAGRANDE, Jorge H. B.. Apostila: ELETRÔNICA DIGITAL 1 CAPÍTULO 3 – Circuitos Combinacionais. CEFET/SC, 2005.

[2] http://labdegaragem.com/profiles/blogs/ci-555-modo-astavel-oscilador



Icone voltar.png Icone menu.png Icone prox.png

Disponível em “https://wiki.sj.ifsc.edu.br/index.php?title=DIG222802_2017_1_AULA08&oldid=129153”