DIG222802 2017 1 AULA02

De MediaWiki do Campus São José
Revisão de 14h37min de 7 de fevereiro de 2017 por Douglas (discussão | contribs)
Ir para navegação Ir para pesquisar

Laboratório 1

O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabELETRO entre 16h às 17h45min. Está dividido em duas etapas: A primeira trata-se de testar o funcionamento de um latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. A segunda etapa é testar o funcionamento dos flip-flops D na configuração mestre-escravo também comprovando a tabela verdade.


Parte I

Objetivo

Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 8.

Fig4 DIG222802.png

Figura 8 - Latch RS controlado.


Tabela Verdade
C R S Q
0 X X Qa
1 0 0 Qa
1 0 1 1
1 1 0 0
1 1 1 proibido
  • Qa: saída do estado anterior.

Procedimento

  1. Formar as 10 equipes com 2 ou 3 integrantes;
  2. Desenhar as ligações já utilizando o esquemático dos CIs;
  3. Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
    1. Fazer a ligação de VCC e GND;
    2. Fazer a ligação de PR\ (preset) e CLR\ (clear) em VCC ou numa chave. Lembrando que são ativos baixos;
    3. Fazer a ligação entre as portas lógicas dos circuitos integrados;
    4. Fazer a ligação de R, S e C com chaves seletoras;
    5. Fazer a ligação das Saídas Q e Q\ aos LEDs;
  4. Testar a tabela verdade.

Parte II

Objetivo
Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 9.


Fig6 DIG222802.png

Figura 9 - Flip-flop tipo D na configuração mestre–escravo.


FF tipo D
D Q Q\
0 0 1
1 1 0

Procedimento

  1. Mesmas equipes;
  2. Desenhar as ligações já utilizando o esquemático dos CIs;
  3. Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
    1. Fazer a ligação de VCC e GND
    2. Fazer a ligação de PRE e CLR nas chaves seletoras.
    3. Fazer a ligação entre as FF passando pela inversora
    4. Fazer a ligação de D e Clock com chaves seletoras
    5. Fazer a ligação das Saídas Qm e Qs aos LEDs
  4. Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave).
  5. Ligar o clock a uma frequência de 1Hz e ver o que acontece.



Icone voltar.png Icone menu.png Icone prox.png