Mudanças entre as edições de "DIG222802 2017 1"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
(Criou página com '=Unidade Curricular: ELETRÔNICA DIGITAL II= ==Dados de Identificação== :Habilitação <span style="color:#008000;">| Bacharel em Engenharia Elétrica (Resolução Nº 15/20...')
 
 
(92 revisões intermediárias pelo mesmo usuário não estão sendo mostradas)
Linha 4: Linha 4:
 
==Dados de Identificação==
 
==Dados de Identificação==
  
−
:Habilitação <span style="color:#008000;">| Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)</span>
+
:<span style="color:#FF7F00;">Habilitação </span>| Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
  
−
:Carga Horária <span style="color:#008000;">| 3612 horas</span>
+
:<span style="color:#FF7F00;">Carga Horária </span>| 3612 horas
  
−
:Unidade Curricular <span style="color:#008000;">| ELETRÔNICA DIGITAL II | Fase 2 | Código: '''DIG222802'''</span>
+
:<span style="color:#FF7F00;">Unidade Curricular </span>| ELETRÔNICA DIGITAL II | Fase: 2 | Código: '''DIG222802'''
  
−
:Período letivo atual <span style="color:#008000;">|  2016/2<span>
+
:<span style="color:#FF7F00;">Período letivo atual </span>|  2017/1
  
−
:Carga Horária <span style="color:#008000;">| 80h | Teórica: 60h | Prática: 20h</span>
+
:<span style="color:#FF7F00;">Carga Horária </span>| 80h | Teórica: 60h | Prática: 20h
  
−
:Pré-requisito <span style="color:#008000;">| Eletrônica Digital II</span>
+
:<span style="color:#FF7F00;">Pré-requisito </span>| Eletrônica Digital I
  
 
==Quadro de Avisos==
 
==Quadro de Avisos==
  
−
<blockquote style="background: #FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;">
+
<blockquote style="background:#FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;">
−
Olá Alunos,
+
Atenção Alunos,
−
 
+
<br><br>
−
<br>
+
'''Os resultados finais antes da REC já estão disponíveis.'''
−
<br>
+
<br><br>
−
 
 
−
Amanhã, dia 13/12 terça-feira, faremos nossa AT3. Até o final desta semana faço as correções e divulgo, aqui na WiKi, a nota da AT3 e a média final. Os alunos que tiverem média final menor que 6, ficam para a REC do dia 20/12.
 
−
 
 
−
Bons estudos!
 
−
 
 
−
<br>
 
−
<br>
 
  
 
Prof. Douglas A.
 
Prof. Douglas A.
Linha 37: Linha 30:
  
  
−
Plano de Ensino da Disciplina | [http://wiki.sj.ifsc.edu.br/images/5/5e/PE_DIG222802_2016-2.pdf PE_DIG222802_2016-2]
+
Plano de Ensino da Unidade Curricular | [http://wiki.sj.ifsc.edu.br/images/3/38/PE_DIG222802_2017-1.pdf PE_DIG222802_2017-1.pdf]
  
 
==Horário==
 
==Horário==
  
 
{| border="1" cellpadding="2" cellspacing="0"  
 
{| border="1" cellpadding="2" cellspacing="0"  
−
! style="background: #98FB98; color:black;" | Horário
+
! style="background:#FF7F00; color:white;" | Horário
−
! style="background: #98FB98; color:black;" | Segunda
+
! style="background:#FF7F00; color:white;" | Segunda
−
! style="background: #98FB98; color:black;" | Terça
+
! style="background:#FF7F00; color:white;" | Terça
−
! style="background: #98FB98; color:black;" | Quarta
+
! style="background:#FF7F00; color:white;" | Quarta
−
! style="background: #98FB98; color:black;" | Quinta
+
! style="background:#FF7F00; color:white;" | Quinta
−
! style="background: #98FB98; color:black;" | Sexta
+
! style="background:#FF7F00; color:white;" | Sexta
 
|-
 
|-
−
!style="text-align: center;color:#2F4F4F;background:#F5FFFA;" | 13:30 - 14:25  
+
!style="text-align: center;color:#2F4F4F;background:#FFFF80;" | 13:30 - 14:25  
 
!|  
 
!|  
 
!| DIG22802   
 
!| DIG22802   
Linha 56: Linha 49:
 
!|  
 
!|  
 
|-
 
|-
−
!style="text-align: center;color: #2F4F4F;background:#F5FFFA;" | 14:25 - 15:20  
+
!style="text-align: center;color: #2F4F4F;background:#FFFF80;" | 14:25 - 15:20  
 
!|  
 
!|  
 
!| DIG22802  
 
!| DIG22802  
Linha 63: Linha 56:
 
!|
 
!|
 
|-
 
|-
−
!style="color: #2F4F4F;" | -
+
!style="color:#FFFF80;background:#FFFF80;" | _I_nterval_o_
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | _I_n_t_er_v_alo_
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | _I_n_t_er_v_alo_
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | _I_n_t_er_v_alo_
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | _I_n_t_er_v_alo_
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | _I_n_t_er_v_alo_
 
|-
 
|-
−
!style="text-align: center;color: #2F4F4F;background:#F5FFFA;" | 15:40 - 16:35  
+
!style="text-align: center;color: #2F4F4F;background:#FFFF80;" | 15:40 - 16:35  
 
!|  
 
!|  
 
!| DIG22802  
 
!| DIG22802  
Linha 77: Linha 70:
 
!|  
 
!|  
 
|-
 
|-
−
!style="text-align: center;color: #2F4F4F;" | 16:35 - 17:30  
+
!style="text-align: center;color: #2F4F4F;background:#FFFF80;" | 16:35 - 17:30  
 
!|  
 
!|  
 
!| DIG22802
 
!| DIG22802
Linha 84: Linha 77:
 
!|
 
!|
 
|-
 
|-
−
!style="color: #2F4F4F;color: #2F4F4F;background:#F5FFFA;" | 17:30 - 18:30
+
!style="color: #2F4F4F;color: #2F4F4F;background:#FFFF80;" | 17:30 - 18:30
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
 
!style="color:red;" | Atendimento  
 
!style="color:red;" | Atendimento  
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
 
|-
 
|-
−
!style="text-align: center;color: #2F4F4F;background:#F5FFFA;" | 18:30 - 19:25  
+
!style="text-align: center;color: #2F4F4F;background:#FFFF80;" | 18:30 - 19:25  
−
!style="color: #dcdcdc;" | EDI18701 A-B
+
!style="color: #CFCFCF;" | EDI18701 A-B
−
!style="color: #dcdcdc;" | EDI18701 B
+
!style="color: #CFCFCF;" | EDI18701 B
−
!style="color: #dcdcdc;" | CEL18702  
+
!style="color: #CFCFCF;" | CEL18702  
 
!|  
 
!|  
 
!|  
 
!|  
 
|-
 
|-
−
!style="text-align: center;color: #2F4F4F;background:#F5FFFA;" | 19:25 - 20:20  
+
!style="text-align: center;color: #2F4F4F;background:#FFFF80;" | 19:25 - 20:20  
−
!style="color: #dcdcdc;" | EDI18701 A-B
+
!style="color: #CFCFCF;" | EDI18701 A-B
−
!style="color: #dcdcdc;" | EDI18701 B
+
!style="color: #CFCFCF;" | EDI18701 B
−
!style="color: #dcdcdc;" | CEL18702   
+
!style="color: #CFCFCF;" | CEL18702   
 
!|
 
!|
 
!|  
 
!|  
 
|-
 
|-
−
!style="color: #2F4F4F;" | -
+
!style="color:#FFFF80;background:#FFFF80;" | Intervalo
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
−
!style="color:white;" | I n t e r v a l o
+
!style="color:white;" | -
 
|-
 
|-
−
!style="text-align: center;color: #2F4F4F;background:#F5FFFA;" | 20:40 - 21:35  
+
!style="text-align: center;color: #2F4F4F;background:#FFFF80;" | 20:40 - 21:35  
−
!style="color: #dcdcdc;" | CEL18702  
+
!style="color: #CFCFCF;" | CEL18702  
−
!style="color: #dcdcdc;" | EDI18701 A
+
!style="color: #CFCFCF;" | EDI18701 A
−
!style="color: #dcdcdc;" | PIS18702
+
!style="color: #CFCFCF;" | PIS18702
 
!|  
 
!|  
 
!|  
 
!|  
 
|-
 
|-
−
!style="text-align: center;color: #2F4F4F;background:#F5FFFA;" | 21:35 - 22:30  
+
!style="text-align: center;color: #2F4F4F;background:#FFFF80;" | 21:35 - 22:30  
−
!style="color: #dcdcdc;" | CEL18702  
+
!style="color: #CFCFCF;" | CEL18702  
−
!style="color: #dcdcdc;" | EDI18701 A
+
!style="color: #CFCFCF;" | EDI18701 A
−
!style="color: #dcdcdc;" | PIS18702
+
!style="color: #CFCFCF;" | PIS18702
 
!|  
 
!|  
 
!|  
 
!|  
Linha 131: Linha 124:
 
=Aulas=
 
=Aulas=
  
−
:<span style="color:white; background:#4069e1;">'''AULA 1'''</span>[[DIG222802_2016_2_AULA01 | Dia 23/08/2016 - Aula Inaugural | Latches]]
+
:<span style="color:white; background:#0080FF;">'''AULA 1'''</span>[[DIG222802_2017_1_AULA01 | Dia 07/02/2017 - Aula Inaugural | Latches | Flip-flops ]]
−
:<span style="color:white; background:#4069e1;">'''AULA 2'''</span>[[DIG222802_2016_2_AULA02 | Dia 30/08/2016 - Flip-flops | Laboratório 1 (Latches)]]
+
:<span style="color:white; background:#32CD32;">'''AULA 2'''</span>[[DIG222802_2017_1_AULA02 | Dia 14/02/2017 - Laboratório 1 (Latches)]]
−
:<span style="color:white; background:#4069e1;">'''AULA 3'''</span>[[DIG222802_2016_2_AULA03 | Dia 06/09/2016 - Contadores: Assíncronos]]
+
:<span style="color:white; background:#0080FF;">'''AULA 3'''</span>[[DIG222802_2017_1_AULA03 | Dia 21/02/2017 - Contadores: Assíncronos]]
−
:<span style="color:white; background:#4069e1;">'''AULA 4'''</span>[[DIG222802_2016_2_AULA04 | Dia 09/09/2016 - Contadores: Síncronos]]
+
:<span style="color:white; background:#0080FF;">'''AULA 4'''</span>[[DIG222802_2017_1_AULA04 | Dia 07/03/2017 - Contadores: Síncronos]]
−
:<span style="color:white; background:#778899;">'''AULA 5'''</span><span style="color:gray;"> Dia 13/09/2016 - Revisão | Laboratório de Simulação 1 - Proteus</span>
+
:<span style="color:white; background:#32CD32;">'''AULA 5'''</span><span style="color:gray;"> Dia 14/03/2017 - Laboratório de Simulação 1 - Proteus</span>
−
:<span style="color:white; background:#E32636;">'''AULA 6'''</span><span style="color:red;"> Dia 20/09/2016 - Avaliação Teórica 1 (AT1)</span>
+
:<span style="color:white; background:#E32636;">'''AULA 6'''</span><span style="color:red;"> Dia 21/03/2017 - Avaliação Teórica 1 (AT1)</span>
−
:<span style="color:white; background:#4069e1;">'''AULA 7'''</span>[[DIG222802_2016_2_AULA05 | Dia 27/09/2016 - Entrega da AT1 |  Registradores]]  
+
:<span style="color:white; background:#0080FF;">'''AULA 7'''</span>[[DIG222802_2017_1_AULA05 | Dia 28/03/2017 - Registradores]]  
−
:<span style="color:white; background:#4069e1;">'''AULA 8'''</span>[[DIG222802_2016_2_AULA06 | Dia 04/10/2016 - Laboratório 2 (Relógio Digital)]]
+
:<span style="color:white; background:#32CD32;">'''AULA 8'''</span>[[DIG222802_2017_1_AULA06 | Dia 04/04/2017 - Correção da AT1 | Laboratório 2 (Relógio Digital)]]
−
:<span style="color:white; background:#4069e1;">'''AULA 9'''</span>[[DIG222802_2016_2_AULA07 | Dia 11/10/2016 - Discussão AP1 | Codificadores e Decodificadores]]
+
:<span style="color:white; background:#0080FF;">'''AULA 9'''</span>[[DIG222802_2017_1_AULA07 | Dia 11/04/2017 - Codificadores e Decodificadores]]
−
:<span style="color:white; background:#4069e1;">'''AULA 10'''</span>[[DIG222802_2016_2_AULA08 | Dia 18/10/2016 - Laboratório 3 (Registradores)]]
+
:<span style="color:white; background:#4069e1;">'''AULA 10'''</span>[[DIG222802_2017_1_AULA09 | Dia 18/04/2017 - Multiplexadores e Demultiplexadores]]
−
:<span style="color:white; background:#4069e1;">'''AULA 11'''</span>[[DIG222802_2016_2_AULA09 | Dia 25/10/2016 - Multiplexadores e Demultiplexadores]]
+
:<span style="color:white; background:#32CD32;">'''AULA 11'''</span>[[DIG222802_2017_1_AULA08 | Dia 25/04/2017 - Laboratório 3 (Registradores)]]
−
:<span style="color:white; background:#E32636;">'''AULA 12'''</span><span style="color:red;"> Dia 01/11/2016 - Avaliação Teórica 2 (AT2) </span>
+
:<span style="color:white; background:#4069e1;">'''AULA 12'''</span>[[DIG222802_2017_1_AULA10 | Dia 02/05/2017 - Demux (continuação) | Memórias]]
−
:<span style="color:white; background:#4069e1;">'''AULA 13'''</span>[[DIG222802_2016_2_AULA10 | Dia 08/11/2016 - Entrega da AT2 | Memórias]]
+
:<span style="color:white; background:#E32636;">'''AULA 13'''</span><span style="color:red;"> Dia 09/05/2017 - Avaliação Teórica 2 (AT2)  </span>
−
:<span style="color:white; background:#4069e1;">'''AULA 14'''</span>[[DIG222802_2016_2_AULA11 | Dia 22/11/2016 - VHDL]]
+
:<span style="color:white; background:#4069e1;">'''AULA 14'''</span>[[DIG222802_2017_1_AULA11 | Dia 16/05/2017 - Entrega da AT2 | VHDL]]  
−
:<span style="color:white; background:#4069e1;">'''AULA 15'''</span>[[DIG222802_2016_2_AULA12 | Dia 26/11/2016 - Laboratório de Simulação 2 - Proteus]] <span style="color:#E32636;"> (EaD)</span>
+
:<span style="color:white; background:#32CD32;">'''AULA 15'''</span>[[DIG222802_2017_1_AULA12 | Dia 23/05/2017 - Simulação do código VHDL  (Modelsim)]]
−
:<span style="color:white; background:#4069e1;">'''AULA 16'''</span>[[DIG222802_2016_2_AULA13 | Dia 29/11/2016 - Simulação do código VHDL  (Modelsim)]]
+
:<span style="color:white; background:#32CD32;">'''AULA 16'''</span>[[DIG222802_2017_1_AULA13 | Dia 30/05/2017 - Design de sistemas programáveis (Quartus II)]]
−
:<span style="color:white; background:#4069e1;">'''AULA 17'''</span>[[DIG222802_2_2016_2_AULA14 | Dia 06/12/2016 - Revisão para AT3 | Introdução ao FPGA ]]
+
:<span style="color:white; background:#4069e1;">'''AULA 17'''</span>[[DIG222802_2017_1_AULA14 | Dia 06/06/2017 - Introdução ao FPGA ]]
−
:<span style="color:white; background:#E32636;">'''AULA 18'''</span><span style="color:red;"> Dia 13/12/2016 - Avaliação Teórica 3 (AT3) - MUX/DEMUX, Memórias e VHDL</span>
+
:<span style="color:white; background:#E32636;">'''AULA 18'''</span><span style="color:red;"> Dia 13/06/2017 - Avaliação Teórica 3 (AT3)</span>
−
:<span style="color:red; background:#98FB98;">'''_EXTRA_'''</span>[[DIG222802_2016_2_AULA15 | Dia 16/12/2016 - Resultado Final antes da REC]]
+
:<span style="color:white; background:#4069e1;">'''AULA 19'''</span>[[DIG222802_2017_1_AULA15 | Dia 20/06/2016 - Resultado Final antes da REC]]
−
:<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> '''Dia 20/12/2016 - REC'''</span> <span style="color:#E32636;"> '''ATENÇÃO!'''</span>
+
:<span style="color:white; background:#E32636;">'''AULA 20'''</span><span style="color:red;"> Dia 27/06/2017 - REC</span>
−
:<span style="color:white; background:#4069e1;">'''AULA 20'''</span>[[DIG222802_2016_2_AULA16 | Dia 21/12/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre]]
+
:<span style="color:red; background:yellow;">'''EXTRA'''</span>[[DIG222802_2017_1_AULA16 | Dia 29/06/2017 - Resultado Final]]
  
  
−
:''<span style="color:gray;">Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto.''</span>
+
:''<span style="color:gray;">Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em verde são laboratórios. E em vermelho, avaliações regulares e de recuperação.''</span>
  
 
=Atendimento paralelo=
 
=Atendimento paralelo=
Linha 162: Linha 155:
 
=Material de apoio=
 
=Material de apoio=
  
−
[1] [http://wiki.sj.ifsc.edu.br/images/9/90/Apost_eld_1_print.pdf Apostila de Eletrônica Digital (slides)]
+
[1] [https://wiki.ifsc.edu.br/mediawiki/images/4/41/ApostilaED.pdf Apostila de Eletrônica Digital]
 +
 
 +
[2] [http://wiki.sj.ifsc.edu.br/images/9/90/Apost_eld_1_print.pdf Eletrônica Digital (slides)]
  
  
  
 
----
 
----
−
[[Imagem:voltar.png|link=Usuário:Douglas#Ensino]]
+
[[Imagem:voltar.png|50px|link=Usuário:Douglas#Ensino]]

Edição atual tal como às 11h07min de 29 de junho de 2017

Unidade Curricular: ELETRÔNICA DIGITAL II

Dados de Identificação

Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
Carga Horária | 3612 horas
Unidade Curricular | ELETRÔNICA DIGITAL II | Fase: 2 | Código: DIG222802
Período letivo atual | 2017/1
Carga Horária | 80h | Teórica: 60h | Prática: 20h
Pré-requisito | Eletrônica Digital I

Quadro de Avisos

Atenção Alunos,

Os resultados finais antes da REC já estão disponíveis.

Prof. Douglas A.

Plano de Ensino

Plano de Ensino da Unidade Curricular | PE_DIG222802_2017-1.pdf

Horário

Horário Segunda Terça Quarta Quinta Sexta
13:30 - 14:25 DIG22802
14:25 - 15:20 DIG22802
_I_nterval_o_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_ _I_n_t_er_v_alo_
15:40 - 16:35 DIG22802
16:35 - 17:30 DIG22802 Atendimento
17:30 - 18:30 - - Atendimento - -
18:30 - 19:25 EDI18701 A-B EDI18701 B CEL18702
19:25 - 20:20 EDI18701 A-B EDI18701 B CEL18702
Intervalo - - - - -
20:40 - 21:35 CEL18702 EDI18701 A PIS18702
21:35 - 22:30 CEL18702 EDI18701 A PIS18702


Aulas

AULA 1 Dia 07/02/2017 - Aula Inaugural | Latches | Flip-flops
AULA 2 Dia 14/02/2017 - Laboratório 1 (Latches)
AULA 3 Dia 21/02/2017 - Contadores: Assíncronos
AULA 4 Dia 07/03/2017 - Contadores: Síncronos
AULA 5 Dia 14/03/2017 - Laboratório de Simulação 1 - Proteus
AULA 6 Dia 21/03/2017 - Avaliação Teórica 1 (AT1)
AULA 7 Dia 28/03/2017 - Registradores
AULA 8 Dia 04/04/2017 - Correção da AT1 | Laboratório 2 (Relógio Digital)
AULA 9 Dia 11/04/2017 - Codificadores e Decodificadores
AULA 10 Dia 18/04/2017 - Multiplexadores e Demultiplexadores
AULA 11 Dia 25/04/2017 - Laboratório 3 (Registradores)
AULA 12 Dia 02/05/2017 - Demux (continuação) | Memórias
AULA 13 Dia 09/05/2017 - Avaliação Teórica 2 (AT2)
AULA 14 Dia 16/05/2017 - Entrega da AT2 | VHDL
AULA 15 Dia 23/05/2017 - Simulação do código VHDL (Modelsim)
AULA 16 Dia 30/05/2017 - Design de sistemas programáveis (Quartus II)
AULA 17 Dia 06/06/2017 - Introdução ao FPGA
AULA 18 Dia 13/06/2017 - Avaliação Teórica 3 (AT3)
AULA 19 Dia 20/06/2016 - Resultado Final antes da REC
AULA 20 Dia 27/06/2017 - REC
EXTRA Dia 29/06/2017 - Resultado Final


Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em verde são laboratórios. E em vermelho, avaliações regulares e de recuperação.

Atendimento paralelo

O atendimento extra-classe aos alunos será realizado nas quartas-feiras das 16h30min às 18h30min.

Material de apoio

[1] Apostila de Eletrônica Digital

[2] Eletrônica Digital (slides)


Voltar.png

Disponível em “https://wiki.sj.ifsc.edu.br/index.php?title=DIG222802_2017_1&oldid=131694”