Mudanças entre as edições de "DI2022802 2020 1"
Ir para navegação
Ir para pesquisar
(→Aulas) |
(→Aulas) |
||
Linha 120: | Linha 120: | ||
=Aulas= | =Aulas= | ||
− | :<span style="color:white; background:#D2691E;">'''AULA 1'''</span> [[DI2022802_2020_1_AULA01 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 1'''</span> [[DI2022802_2020_1_AULA01 | Dia DD/MM/2020 - Latches | Flip-flops ]] |
− | :<span style="color:white; background:#D2691E;">'''AULA 2'''</span> [[DI2022802_2020_1_AULA02 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 2'''</span> [[DI2022802_2020_1_AULA02 | Dia DD/MM/2020 - Contadores: Assíncronos]] |
− | :<span style="color:white; background:#3CB371;">'''AULA 3'''</span> [[DI2022802_2020_1_AULA03 | Dia | + | :<span style="color:white; background:#3CB371;">'''AULA 3'''</span> [[DI2022802_2020_1_AULA03 | Dia DD/MM/2020 - Laboratório 1 (Latches e Mestre-escravo)]] |
− | :<span style="color:white; background:#D2691E;">'''AULA 4'''</span> [[DI2022802_2020_1_AULA04 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 4'''</span> [[DI2022802_2020_1_AULA04 | Dia DD/MM/2020 - Contadores: Síncronos]] |
− | :<span style="color:white; background:#B0C4DE;">'''AULA 5'''</span><span style="color:#B0C4DE;"> Dia | + | :<span style="color:white; background:#B0C4DE;">'''AULA 5'''</span><span style="color:#B0C4DE;"> Dia DD/MM/2020 - Revisão para AT1 | Lab. de Simulação (Proteus)</span> |
− | :<span style="color:white; background:#E32636;">'''AULA 6'''</span><span style="color:red;"> Dia | + | :<span style="color:white; background:#E32636;">'''AULA 6'''</span><span style="color:red;"> Dia DD/MM/2020 - Avaliação Teórica 1 (AT1)</span> |
− | :<span style="color:white; background:#B0C4DE;">'''AULA 7'''</span><span style="color:#B0C4DE;"> Dia | + | :<span style="color:white; background:#B0C4DE;">'''AULA 7'''</span><span style="color:#B0C4DE;"> Dia DD/MM/2020 - Correção da AT1</span> |
− | :<span style="color:white; background:#D2691E;">'''AULA 8'''</span> [[DI2022802_2020_1_AULA05 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 8'''</span> [[DI2022802_2020_1_AULA05 | Dia DD/MM/2020 - Registradores]]<span style="color:red;"> | REC/2a. Chamada</span> |
− | :<span style="color:white; background:#D2691E;">'''AULA 9'''</span> [[DI2022802_2020_1_AULA07 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 9'''</span> [[DI2022802_2020_1_AULA07 | Dia DD/MM/2020 - Codificadores e Decodificadores]] |
− | :<span style="color:white; background:#3CB371;">'''AULA 10'''</span>[[DI2022802_2020_1_AULA06 | Dia | + | :<span style="color:white; background:#3CB371;">'''AULA 10'''</span>[[DI2022802_2020_1_AULA06 | Dia DD/MM/2020 - Laboratório 2 (Contadores)]] |
− | :<span style="color:white; background:#D2691E;">'''AULA 11'''</span>[[DI2022802_2020_1_AULA08 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 11'''</span>[[DI2022802_2020_1_AULA08 | Dia DD/MM/2020 - Multiplexadores e Demultiplexadores]] |
− | :<span style="color:white; background:#3CB371;">'''AULA 12'''</span>[[DI2022802_2020_1_AULA09 | Dia | + | :<span style="color:white; background:#3CB371;">'''AULA 12'''</span>[[DI2022802_2020_1_AULA09 | Dia DD/MM/2020 - Laboratório 3 (Registradores)]] |
− | :<span style="color:white; background:#D2691E;">'''AULA 13'''</span>[[DI2022802_2020_1_AULA10 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 13'''</span>[[DI2022802_2020_1_AULA10 | Dia DD/MM/2020 - Memórias]] |
− | :<span style="color:white; background:#E32636;">'''AULA 14'''</span><span style="color:red;"> Dia | + | :<span style="color:white; background:#E32636;">'''AULA 14'''</span><span style="color:red;"> Dia DD/MM/2020 - Avaliação Teórica 2 (AT2) </span> |
− | :<span style="color:white; background:#D2691E;">'''AULA 15'''</span>[[DI2022802_2020_1_AULA11 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 15'''</span>[[DI2022802_2020_1_AULA11 | Dia DD/MM/2020 - Introdução ao VHDL | Correção da AT2]] |
− | :<span style="color:white; background:#D2691E;">'''AULA 16'''</span>[[DI2022802_2020_1_AULA12 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 16'''</span>[[DI2022802_2020_1_AULA12 | Dia DD/MM/2020 - Simulação do código VHDL (Modelsim)]] |
− | :<span style="color:white; background:#D2691E;">'''AULA 17'''</span>[[DI2022802_2020_1_AULA13 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 17'''</span>[[DI2022802_2020_1_AULA13 | Dia DD/MM/2020 - Design de sistemas programáveis (Quartus II)]] |
− | :<span style="color:white; background:#D2691E;">'''AULA 18'''</span>[[DI2022802_2020_1_AULA14 | Dia | + | :<span style="color:white; background:#D2691E;">'''AULA 18'''</span>[[DI2022802_2020_1_AULA14 | Dia DD/MM/2020 - Introdução ao FPGA]] |
− | :<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> Dia | + | :<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> Dia DD/MM/2020 - Avaliação Prática/Teórica 3 (AT3) |</span>[[DI2022802_2020_1_AULA15 | Laboratório de REC]] |
− | :<span style="color:white; background:#E32636;">'''AULA 20'''</span>[[DI2022802_2020_1_AULA16 | Dia | + | :<span style="color:white; background:#E32636;">'''AULA 20'''</span>[[DI2022802_2020_1_AULA16 | Dia DD/MM/2020 - Resultado Final | REC]] |
Edição das 14h01min de 4 de fevereiro de 2020
Unidade Curricular: ELETRÔNICA DIGITAL II
Dados de Identificação
- Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
- Carga Horária | 3612 horas
- Unidade Curricular | ELETRÔNICA DIGITAL II | Fase: 2 | Código: DI20222802
- Período letivo atual | 2020/2
- Carga Horária | 80h | Teórica: 60h | Prática: 20h
- Pré-requisito | Eletrônica Digital I
Quadro de Avisos
Olá Alunos!
Sejam todos bem vindos ao semestre 2020/1!
Prof. Douglas A.
Horário
Horário | Segunda | Terça | Quarta | Quinta | Sexta |
---|---|---|---|---|---|
13:30 - 14:25 | DIG22802 | ||||
14:25 - 15:20 | DIG22802 | ||||
_I_nterval_o_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ |
15:40 - 16:35 | DIG22802 | PRG122804 | |||
16:35 - 17:30 | DIG22802 | PRG122804 | |||
17:30 - 18:30 | Atendimento | - | PRG122804 | - | - |
18:30 - 19:25 | Atendimento | EDI018702 | |||
19:25 - 20:20 | EDI018702 | ||||
Intervalo | - | - | - | - | - |
20:40 - 21:35 | |||||
21:35 - 22:30 |
Aulas
- AULA 1 Dia DD/MM/2020 - Latches | Flip-flops
- AULA 2 Dia DD/MM/2020 - Contadores: Assíncronos
- AULA 3 Dia DD/MM/2020 - Laboratório 1 (Latches e Mestre-escravo)
- AULA 4 Dia DD/MM/2020 - Contadores: Síncronos
- AULA 5 Dia DD/MM/2020 - Revisão para AT1 | Lab. de Simulação (Proteus)
- AULA 6 Dia DD/MM/2020 - Avaliação Teórica 1 (AT1)
- AULA 7 Dia DD/MM/2020 - Correção da AT1
- AULA 8 Dia DD/MM/2020 - Registradores | REC/2a. Chamada
- AULA 9 Dia DD/MM/2020 - Codificadores e Decodificadores
- AULA 10 Dia DD/MM/2020 - Laboratório 2 (Contadores)
- AULA 11 Dia DD/MM/2020 - Multiplexadores e Demultiplexadores
- AULA 12 Dia DD/MM/2020 - Laboratório 3 (Registradores)
- AULA 13 Dia DD/MM/2020 - Memórias
- AULA 14 Dia DD/MM/2020 - Avaliação Teórica 2 (AT2)
- AULA 15 Dia DD/MM/2020 - Introdução ao VHDL | Correção da AT2
- AULA 16 Dia DD/MM/2020 - Simulação do código VHDL (Modelsim)
- AULA 17 Dia DD/MM/2020 - Design de sistemas programáveis (Quartus II)
- AULA 18 Dia DD/MM/2020 - Introdução ao FPGA
- AULA 19 Dia DD/MM/2020 - Avaliação Prática/Teórica 3 (AT3) | Laboratório de REC
- AULA 20 Dia DD/MM/2020 - Resultado Final | REC
- Em cinza são aulas sem apresentação de novos conteúdos como exercícios e revisão, em verde são laboratórios e em vermelho são avaliações regulares e de recuperação.
Atendimento paralelo
- O atendimento extra-classe aos alunos será realizado nas segundas-feiras das 17h30min às 19h30min.
Material de apoio
[1] Apostila de Eletrônica Digital
[2] Eletrônica Digital (slides)
[3] Evolução da Tecnologia Celular
[4] Digital Works - Software de Simulação (free)