Cronograma de atividades (DLP2-EngTel)

Semestre 2017-1 - Profs. Arliones Hoeller e Marcos Moecke

Aula Data Horas Conteúdo Recursos 1 14/2 2 UN1 - Apresentação do curso, Projeto de sistemas digitais complexos Lab Programação 2 15/2 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 3 21/2 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 4 7/3 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 5 14/3 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 6 15/3 2 UN1 - Processo de Síntese do código VDHL Lab Programação 7 21/3 2 UN1 - Processo de Síntese do código VDHL: Analise das temporizações Lab Programação 8 28/3 2 UN3 - Projeto de circuitos combinacionais eficientes Lab Programação 9 29/3 2 UN3 - Projeto de circuitos combinacionais eficientes Lab Programação 10 4/4 2 UN3 - Projeto de circuitos combinacionais eficientes - Indicação dos tempos de propagação no Chip Planner e uso de Logic lock Lab Programação 11 11/4 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 12 12/4 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 13 18/4 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 14 25/4 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 15 26/4 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 16 2/5 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 17 9/5 2 UN5 - Máquinas de estados finitos Lab Programação 18 10/5 2 UN5 - Máquinas de estados finitos Lab Programação 19 16/5 2 UN5 - Máquinas de estados finitos Lab Programação 20 23/5 2 UN6 - Register Transfer Methodology Lab Programação 21 24/5 2 UN6 - Register Transfer Methodology Lab Programação 22 30/5 2 UN6 - Register Transfer Methodology Lab Programação 23 6/6 2 UN6 - Register Transfer Methodology Lab Programação 24 7/6 2 UN7 - Projeto Hierárquico e parametrizado Lab Programação 25 13/6 2 UN7 - Projeto Hierárquico e parametrizado Lab Programação 26 20/6 2 UN7 - Projeto Hierárquico e parametrizado Lab Programação 27 21/6 2 UN8 - Clock e Sincronização Lab Programação 28 27/6 2 UN8 - Clock e Sincronização Lab Programação 29 4/7 2 Finalização de Trabalhos Lab Programação 30 5/7 2 Finalização de Trabalhos Lab Programação TOTAL 60

Semestre 2016-2 - Profs. Arliones Hoeller e Marcos Moecke

Aula Data Horas Conteúdo Recursos 1 10/8 2 UN1 - Apresentação do curso, Projeto de sistemas digitais complexos Lab Programação 2 15/8 2 UN1 - Processo de Síntese do código VDHL Lab Programação 3 17/8 2 UN1 - Processo de Síntese do código VDHL: Analise das temporizações Lab Programação 4 24/8 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 5 29/8 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 6 31/8 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 7 10/9 2 UN2 - Processadores embarcados e depuração em FPGA (Sabado) Lab Programação 8 12/9 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 9 14/9 2 UN2 - Processadores embarcados e depuração em FPGA Lab Programação 10 21/9 2 UN3 - Projeto de circuitos combinacionais eficientes Lab Programação 11 26/9 2 UN3 - Projeto de circuitos combinacionais eficientes Lab Programação 12 28/9 2 UN3 - Projeto de circuitos combinacionais eficientes - Indicação dos tempos de propagação no Chip Planner e uso de Logic lock Lab Programação 13 5/10 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 14 10/10 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 15 19/10 2 MCC Lab Programação 16 24/10 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 17 26/10 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 18 7/11 2 UN4 - Projeto de circuitos sequenciais eficientes Lab Programação 19 9/11 2 UN5 - Máquinas de estados finitos Lab Programação 20 16/11 2 UN5 - Máquinas de estados finitos Lab Programação 21 21/11 2 UN5 - Máquinas de estados finitos Lab Programação 22 23/11 2 UN5 - Máquinas de estados finitos Lab Programação 23 30/11 2 UN6 - Register Transfer Methodology Lab Programação 24 5/12 2 UN6 - Register Transfer Methodology Lab Programação 25 7/12 2 UN6 - Register Transfer Methodology Lab Programação 26 14/12 2 UN7 - Projeto Hierárquico e parametrizado Lab Programação 27 17/12 2 UN7 - Projeto Hierárquico e parametrizado (sábado 20% EAD) Lab Programação 28 19/12 2 UN7 - Projeto Hierárquico e parametrizado Lab Programação TOTAL 56

Semestre 2016-1 - Profs. Arliones Hoeller e Marcos Moecke

Aula Data Hr_Aulas Conteúdo Recursos 1 22/3 2 Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos Lab. Programação 2 24/3 2 Síntese de Código VHDL Lab. Programação 3 29/3 2 Eficiência de Circuitos Combinacionais Lab. Programação 4 2/4 (sábado) 2 Eficiência de Circuitos Combinacionais Lab. Programação 5 5/4 2 Eficiência de Circuitos Combinacionais Lab. Programação 6 7/4 2 Eficiência de Circuitos Sequenciais Lab. Programação 7 12/4 2 Eficiência de Circuitos Sequenciais Lab. Programação 8 19/4 2 Eficiência de Circuitos Sequenciais Lab. Programação 9 26/4 2 Eficiência de Circuitos Sequenciais Lab. Programação 10 3/5 2 Laboratório: Processadores Embarcados (SoC) - Hardware Lab. Programação 11 5/5 2 Laboratório: Processadores Embarcados (SoC) - Software Lab. Programação 12 10/5 2 Laboratório: Integração de componentes no SoC + SignalTap Lab. Programação 13 17/5 2 Laboratório: Componente com Pineline Lab. Programação 14 19/5 2 Laboratório: Componente com Pineline Lab. Programação 15 21/5 (sábado) 2 Eficiência de Máquinas de Estados Lab. Programação 16 24/5 2 Eficiência de Máquinas de Estados Lab. Programação 17 31/5 2 Eficiência de Máquinas de Estados Lab. Programação 18 2/6 2 Register Transfer Metodology Lab. Programação 19 7/6 2 Register Transfer Metodology Lab. Programação 20 14/6 2 Register Transfer Metodology Lab. Programação 21 16/6 2 Register Transfer Metodology Lab. Programação 22 21/6 2 Laboratório: Componente utilizando RTM Lab. Programação 23 28/6 2 Laboratório: Componente utilizando RTM Lab. Programação 24 30/6 2 Projeto Hierárquico e Parametrização Lab. Programação 25 5/7 2 Projeto Hierárquico e Parametrização Lab. Programação 26 12/7 2 Projeto Hierárquico e Parametrização Lab. Programação 27 14/7 2 Clock e Sincronização Lab. Programação 28 19/7 2 Clock e Sincronização Lab. Programação 29 26/7 2 Fechamento de trabalhos Lab. Programação TOTAL 58

Semestre 2015-2 - Profs. Arliones Hoeller e Marcos Moecke

Aula Data Hr_Aulas Conteúdo Recursos 1 29/7 2 Laboratório: Processadores Embarcados (SoC) Lab. Programação, Kits FPGA 2 6/10 2,4 Laboratório: Processadores Embarcados (SoC) Lab. Programação, Kits FPGA 3 7/10 2 Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos Lab. Programação 4 13/10 2,4 Síntese de Código VHDL Lab. Programação 5 20/10 2,4 Eficiência de Circuitos Combinacionais Lab. Programação, Kits FPGA 6 21/10 2 Eficiência de Circuitos Combinacionais Lab. Programação, Kits FPGA 7 27/10 2,4 Eficiência de Circuitos Combinacionais Lab. Programação, Kits FPGA 8 28/10 2 Eficiência de Circuitos Sequenciais Lab. Programação, Kits FPGA 9 3/11 2,4 Eficiência de Circuitos Sequenciais Lab. Programação, Kits FPGA 10 10/11 2,4 Eficiência de Circuitos Sequenciais Lab. Programação, Kits FPGA 11 11/11 2 Eficiência de Máquinas de Estados Lab. Programação, Kits FPGA 12 17/11 2,4 Eficiência de Máquinas de Estados Lab. Programação, Kits FPGA 13 24/11 2,4 Register Transfer Metodology Lab. Programação, Kits FPGA 14 25/11 2 Register Transfer Metodology Lab. Programação, Kits FPGA 15 1/12 2 Register Transfer Metodology Lab. Programação, Kits FPGA 16 8/12 2 Projeto Hierárquico Lab. Programação, Kits FPGA 17 9/12 2 Projeto Parametrizado Lab. Programação, Kits FPGA 18 15/12 2 Clock e Sincronização Lab. Programação, Kits FPGA 19 22/12 2 Clock e Sincronização Lab. Programação, Kits FPGA 20 2/2 2 Projeto Final Lab. Programação, Kits FPGA 21 10/2 2 Projeto Final Lab. Programação, Kits FPGA 22 16/2 2 Projeto Final Lab. Programação, Kits FPGA 23 23/2 2 Projeto Final Lab. Programação, Kits FPGA 24 24/2 2 Projeto Final Lab. Programação, Kits FPGA 25 1/3 2 Projeto Final Lab. Programação, Kits FPGA 26 8/3 2 Projeto Final Lab. Programação, Kits FPGA 27 9/3 2 Projeto Final Lab. Programação, Kits FPGA 28 15/3 2 Projeto Final Lab. Programação, Kits FPGA TOTAL 54,2 horas

Semestre 2015-1 - Profs. Arliones Hoeller e Marcos Moecke

Aula Data Horas Conteúdo Recursos 1 5/2 2 Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. Lab. Programação 2 12/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação 3 19/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação 4 26/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação 5 3/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação 6 5/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação 7 12/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação 8 17/3 2 Projeto de circuitos baseados em máquina de estados eficientes Lab. Programação 9 26/3 2 Projeto de circuitos baseados em máquina de estados eficientes Lab. Programação 10 31/3 2 A1: avaliação teórica (prova escrita) Lab. Programação 11 9/4 2 Register Transfer Methodology: Princípios Lab. Programação 12 14/4 2 Register Transfer Methodology: Princípios Lab. Programação 13 16/4 2 Register Transfer Methodology: Prática Lab. Programação 14 23/4 2 Register Transfer Methodology: Prática Lab. Programação 15 28/4 2 Register Transfer Methodology: Prática (t1: início de trabalho prático) Lab. Programação 16 30/4 2 Projeto hierárquico em VHDL (t1: entrega de trabalho prático) Lab. Programação 17 7/5 2 Projeto parametrizado: Princípios Lab. Programação 18 12/5 2 Projeto parametrizado: Prática Lab. Programação 19 14/5 2 Projeto parametrizado: Prática (t2: início de trabalho prático) Lab. Programação 20 21/5 2 Clock e sincronização: Princípios (t2: entrega de trabalho prático) Lab. Programação 21 26/5 2 Clock e sincronização: Prática Lab. Programação 22 28/5 2 Clock e sincronização: Prática (t3: início de trabalho prático) Lab. Programação 23 9/6 2 Projeto final (t3: entrega de trabalho prático) Lab. Programação 24 11/6 2 Projeto final Lab. Programação 25 18/6 2 Projeto final Lab. Programação 26 23/6 2 Projeto final Lab. Programação 27 25/6 2 Projeto final Lab. Programação 28 2/7 2 T2: Defesas do projeto final Lab. Programação TOTAL 56