Mudanças entre as edições de "Cronograma de atividades (DLP2-EngTel)"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 1: Linha 1:
{{collapse top| bg=lightgreen | expand=true | Semestre 2015-1 - Prof. Arliones Hoeller e Prof. Marcos Moecke}}
+
{{collapse top| bg=lightgreen | expand=true | Semestre 2015-2 - Prof. Arliones Hoeller e Prof. Marcos Moecke}}
 +
{{Cronograma-top}}
 +
{{Cl|1 |29/7 | 2 | Laboratório: Processadores Embarcados (SoC)  | Lab. Programação, Kits FPGA}}
 +
{{Cl|2 |6/10 | 2,4 | Laboratório: Processadores Embarcados (SoC)  | Lab. Programação, Kits FPGA}}
 +
{{Cl|3 |7/10 | 2 | Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos  | Lab. Programação}}
 +
{{Cl|4 |13/10 | 2,4 | Síntese de Código VHDL  | Lab. Programação}}
 +
{{Cl|5 |20/10 | 2,4 | Eficiência de Circuitos Combinacionais | Lab. Programação, Kits FPGA}}
 +
{{Cl|6 |21/10 | 2 | Eficiência de Circuitos Combinacionais | Lab. Programação, Kits FPGA}}
 +
{{Cl|7 |27/10 | 2 | Eficiência de Circuitos Combinacionais | Lab. Programação, Kits FPGA}}
 +
{{Cl|8 |3/11 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação, Kits FPGA}}
 +
{{Cl|9 |4/11 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação, Kits FPGA}}
 +
{{Cl|10 |10/11 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação, Kits FPGA}}
 +
{{Cl|11 |17/11 | 2 | Eficiência de Máquinas de Estados | Lab. Programação, Kits FPGA}}
 +
{{Cl|12 |18/11 | 2 | Eficiência de Máquinas de Estados | Lab. Programação, Kits FPGA}}
 +
{{Cl|13 |24/11 | 2 | Register Transfer Metodology | Lab. Programação, Kits FPGA}}
 +
{{Cl|14 |1/12 | 2 | Register Transfer Metodology | Lab. Programação, Kits FPGA}}
 +
{{Cl|15 |2/12 | 2 | Register Transfer Metodology | Lab. Programação, Kits FPGA}}
 +
{{Cl|16 |8/12 | 2 | Projeto Hierárquico | Lab. Programação, Kits FPGA}}
 +
{{Cl|17 |15/12 | 2 | Projeto Parametrizado | Lab. Programação, Kits FPGA}}
 +
{{Cl|18 |16/12 | 2 | Clock e Sincronização | Lab. Programação, Kits FPGA}}
 +
{{Cl|19 |22/12 | 2 | Clock e Sincronização | Lab. Programação, Kits FPGA}}
 +
{{Cl|20 |2/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|21 |3/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|22 |16/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|23 |17/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|24 |23/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|25 |1/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|26 |2/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|27 |8/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|28 |15/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{Cl|29 |16/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}}
 +
{{cronograma-botton |54,2 horas}}
 +
{{collapse bottom}}
 +
 
 +
{{collapse top| bg=lightyellow | expand=true | Semestre 2015-1 - Prof. Arliones Hoeller e Prof. Marcos Moecke}}
 
{{Cronograma-top}}
 
{{Cronograma-top}}
 
{{Cl|1 |5/2 | 2 | Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. | Lab. Programação}}
 
{{Cl|1 |5/2 | 2 | Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. | Lab. Programação}}

Edição das 14h39min de 21 de outubro de 2015

Semestre 2015-2 - Prof. Arliones Hoeller e Prof. Marcos Moecke
Aula Data Horas Conteúdo Recursos
1 29/7 2 Laboratório: Processadores Embarcados (SoC) Lab. Programação, Kits FPGA
2 6/10 2,4 Laboratório: Processadores Embarcados (SoC) Lab. Programação, Kits FPGA
3 7/10 2 Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos Lab. Programação
4 13/10 2,4 Síntese de Código VHDL Lab. Programação
5 20/10 2,4 Eficiência de Circuitos Combinacionais Lab. Programação, Kits FPGA
6 21/10 2 Eficiência de Circuitos Combinacionais Lab. Programação, Kits FPGA
7 27/10 2 Eficiência de Circuitos Combinacionais Lab. Programação, Kits FPGA
8 3/11 2 Eficiência de Circuitos Sequenciais Lab. Programação, Kits FPGA
9 4/11 2 Eficiência de Circuitos Sequenciais Lab. Programação, Kits FPGA
10 10/11 2 Eficiência de Circuitos Sequenciais Lab. Programação, Kits FPGA
11 17/11 2 Eficiência de Máquinas de Estados Lab. Programação, Kits FPGA
12 18/11 2 Eficiência de Máquinas de Estados Lab. Programação, Kits FPGA
13 24/11 2 Register Transfer Metodology Lab. Programação, Kits FPGA
14 1/12 2 Register Transfer Metodology Lab. Programação, Kits FPGA
15 2/12 2 Register Transfer Metodology Lab. Programação, Kits FPGA
16 8/12 2 Projeto Hierárquico Lab. Programação, Kits FPGA
17 15/12 2 Projeto Parametrizado Lab. Programação, Kits FPGA
18 16/12 2 Clock e Sincronização Lab. Programação, Kits FPGA
19 22/12 2 Clock e Sincronização Lab. Programação, Kits FPGA
20 2/2 2 Projeto Final Lab. Programação, Kits FPGA
21 3/2 2 Projeto Final Lab. Programação, Kits FPGA
22 16/2 2 Projeto Final Lab. Programação, Kits FPGA
23 17/2 2 Projeto Final Lab. Programação, Kits FPGA
24 23/2 2 Projeto Final Lab. Programação, Kits FPGA
25 1/3 2 Projeto Final Lab. Programação, Kits FPGA
26 2/3 2 Projeto Final Lab. Programação, Kits FPGA
27 8/3 2 Projeto Final Lab. Programação, Kits FPGA
28 15/3 2 Projeto Final Lab. Programação, Kits FPGA
29 16/3 2 Projeto Final Lab. Programação, Kits FPGA
TOTAL 54,2 horas
Semestre 2015-1 - Prof. Arliones Hoeller e Prof. Marcos Moecke
Aula Data Horas Conteúdo Recursos
1 5/2 2 Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. Lab. Programação
2 12/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação
3 19/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação
4 26/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação
5 3/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação
6 5/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação
7 12/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação
8 17/3 2 Projeto de circuitos baseados em máquina de estados eficientes Lab. Programação
9 26/3 2 Projeto de circuitos baseados em máquina de estados eficientes Lab. Programação
10 31/3 2 A1: avaliação teórica (prova escrita) Lab. Programação
11 9/4 2 Register Transfer Methodology: Princípios Lab. Programação
12 14/4 2 Register Transfer Methodology: Princípios Lab. Programação
13 16/4 2 Register Transfer Methodology: Prática Lab. Programação
14 23/4 2 Register Transfer Methodology: Prática Lab. Programação
15 28/4 2 Register Transfer Methodology: Prática (t1: início de trabalho prático) Lab. Programação
16 30/4 2 Projeto hierárquico em VHDL (t1: entrega de trabalho prático) Lab. Programação
17 7/5 2 Projeto parametrizado: Princípios Lab. Programação
18 12/5 2 Projeto parametrizado: Prática Lab. Programação
19 14/5 2 Projeto parametrizado: Prática (t2: início de trabalho prático) Lab. Programação
20 21/5 2 Clock e sincronização: Princípios (t2: entrega de trabalho prático) Lab. Programação
21 26/5 2 Clock e sincronização: Prática Lab. Programação
22 28/5 2 Clock e sincronização: Prática (t3: início de trabalho prático) Lab. Programação
23 9/6 2 Projeto final (t3: entrega de trabalho prático) Lab. Programação
24 11/6 2 Projeto final Lab. Programação
25 18/6 2 Projeto final Lab. Programação
26 23/6 2 Projeto final Lab. Programação
27 25/6 2 Projeto final Lab. Programação
28 2/7 2 T2: Defesas do projeto final Lab. Programação
TOTAL 56