Mudanças entre as edições de "Cronograma de atividades (DLP2-EngTel)"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 1: Linha 1:
{{collapse top| bg=lightgreen | Semestre 2015-1 - Prof. Arliones Hoeller e Prof. Marcos Moecke}}
+
{{collapse top| bg=lightgreen | expand=true | Semestre 2015-1 - Prof. Arliones Hoeller e Prof. Marcos Moecke}}
 
{{Cronograma-top}}
 
{{Cronograma-top}}
 
{{Cl|1 |5/2 | 2 | Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. | Lab. Programação}}
 
{{Cl|1 |5/2 | 2 | Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. | Lab. Programação}}

Edição das 20h28min de 18 de março de 2015

Semestre 2015-1 - Prof. Arliones Hoeller e Prof. Marcos Moecke
Aula Data Horas Conteúdo Recursos
1 5/2 2 Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. Lab. Programação
2 12/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação
3 19/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação
4 26/2 2 Projeto de circuitos combinacionais eficientes Lab. Programação
5 3/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação
6 5/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação
7 12/3 2 Projeto de circuitos sequenciais eficientes Lab. Programação
8 17/3 2 Projeto de circuitos baseados em máquina de estados eficientes Lab. Programação
9 26/3 2 Projeto de circuitos baseados em máquina de estados eficientes Lab. Programação
10 31/3 2 A1: avaliação teórica (prova escrita) Lab. Programação
11 9/4 2 Register Transfer Methodology: Princípios Lab. Programação
12 14/4 2 Register Transfer Methodology: Princípios Lab. Programação
13 16/4 2 Register Transfer Methodology: Prática Lab. Programação
14 23/4 2 Register Transfer Methodology: Prática Lab. Programação
15 28/4 2 Register Transfer Methodology: Prática (t1: início de trabalho prático) Lab. Programação
16 30/4 2 Projeto hierárquico em VHDL (t1: entrega de trabalho prático) Lab. Programação
17 7/5 2 Projeto parametrizado: Princípios Lab. Programação
18 12/5 2 Projeto parametrizado: Prática Lab. Programação
19 14/5 2 Projeto parametrizado: Prática (t2: início de trabalho prático) Lab. Programação
20 21/5 2 Clock e sincronização: Princípios (t2: entrega de trabalho prático) Lab. Programação
21 26/5 2 Clock e sincronização: Prática Lab. Programação
22 28/5 2 Clock e sincronização: Prática (t3: início de trabalho prático) Lab. Programação
23 9/6 2 Projeto final (t3: entrega de trabalho prático) Lab. Programação
24 11/6 2 Projeto final Lab. Programação
25 18/6 2 Projeto final Lab. Programação
26 23/6 2 Projeto final Lab. Programação
27 25/6 2 Projeto final Lab. Programação
28 2/7 2 T2: Defesas do projeto final Lab. Programação
TOTAL 56