Circuitos Lógicos Aritméticos

Objetivos

• Construir testar um circuito somador completo (FA -full adder) a partir de portas lógicas usando o diagrama esquemático do QUARTUS II.
• Fazer a simulação funcional do circuito com o QSIM.
• Criar componentes após o teste e reutiliza-los em projetos maiores.
• Construir um somador de 4 bits usando os FA como componente.
• Construir um circuito que realiza o complemento de 2.
• Construir um somador/subtrator de 4 bits usando o somador de 4 bits e complemento de 2 como componentes.
• Construir um multiplicador de 4 bits usando os FA como componente.
• Preparar o circuito para gravação e realização no kit DE2-115.

Somador Completo

Diagrama Esquemático

Abra o Quartus II e insira o diagrama esquemático do somador completo, conforme a figura abaixo.

• OBS: Use a versão 13.0 ou 13.1 do Quartus II na versão 12.x o uso do QSIM é feita de modo não integrado a IDE do QUARTUS.

Após salvar o arquivo como FullAdder.bdf em uma pasta vazia com nome PROJ2, e crie um projeto FullAdder.qpf utilizando a família family=Cyclone com o dispositivo device=EP1C3T100A8. Após isso faça a Análise e Sintese do projeto.

Simulação funcional com o QSIM

• Abra o editor de forma de onda do simulador QSIM (File > New > University Programa VWF) (v 13.0 e 13.1).
• Defina o tempo de simulação (Edit > Set End Time ...) = 200 ns.
• Importe todos os nós de lista do projeto (Edit > Insert > Insert Node or Bus) > [Node Finder] > [List] > [>>] > [OK] > [OK].
• Desenhe a forma de onda dos sinais de entrada conforme mostrado na figura abaixo, e salve com o nome TesteFA.vwf.

• Indique que o QSIM será usado na simulação (Simulation > Options > (x) Quartus II Simulator) > [OK] > [OK] (v. 13.0)
• Faça a simulação funcional do circuito lógico usando o sinal criado (Simulation > Run Functional Simulation)
• O resultado da simulação deve corresponder a um somador completo.

• Analise o resultado preenchendo a tabela-verdade abaixo:

Entradas			Saídas
cin	a	b	s	cout
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Criar o componente FullAdder

• Selecione na IDE do Quartus II o diagrama esquemático do FullAdder e selecione [File > Create/Update > Create Symbol Files for Current File] > [Save] > [OK].
• Note que um novo simbolo estará disponível para uso no diagrama esquemático com o nome FullAdder

Somador de 4 bits

Diagrama Esquemático

Abra o Quartus II e insira o diagrama esquemático do somador completo, utilizando o componente FullAdder criado anteriormente.

• Salve o arquivo como Somador4bits.bdf na mesma pasta do PROJ2.
• Mude Após isso faça a Análise e Sintese do projeto.

Simulação funcional com o QSIM

• Abra o editor de forma de onda do simulador QSIM (File > New > University Programa VWF).
• Defina o tempo de simulação (Edit > Set End Time ...) = 200 ns.
• Importe todos os nós de lista do projeto (Edit > Insert > Insert Node or Bus) > [Node Finder] > [List] > [>>] > [OK] > [OK].
• Desenhe a forma de onda dos sinais de entrada conforme mostrado na figura abaixo, e salve com o nome TesteSomador4bits.vwf.

• Indique que o QSIM será usado na simulação (Simulation > Options > (x) Quartus II Simulator) > [OK] > [OK]
• Faça a simulação funcional do circuito lógico usando o sinal criado (Simulation > Run Functional Simulation)
• O resultado da simulação deve corresponder a um somador completo.

• Analise os resultados preenchendo a tabela abaixo:

Entradas			Saídas		x	Entradas			Saídas
cin	A	B	S	cout	x	cin	A	B	S	cout
					x
					x
					x
					x
					x
					x
					x
					x
					x