Mudanças entre as edições de "CIL-EngTel (página)"

De MediaWiki do Campus São José
Ir para: navegação, pesquisa
(Aulas de Laboratório)
(Aulas de Laboratório)
Linha 106: Linha 106:
 
==Aulas de Laboratório==
 
==Aulas de Laboratório==
 
*[[Uso do software Quartus e QSIM para ensino de Circuitos Lógicos]]
 
*[[Uso do software Quartus e QSIM para ensino de Circuitos Lógicos]]
 +
*[[Interfaces de entrada e saída da DE2-115]]
 
*[[Experimento 5 para Circuitos Lógicos]]
 
*[[Experimento 5 para Circuitos Lógicos]]
 
*[[Circuitos Lógicos Aritméticos]]
 
*[[Circuitos Lógicos Aritméticos]]

Edição das 17h52min de 10 de dezembro de 2014

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES



Carga horária, Ementas, Bibliografia, Professores

Plano de Ensino

Aulas

Software e equipamentos recomendados para programação de FPGAs

Circuitos Integrados Comerciais

Para localizar os circuitos integrados comerciais existentes, consulte o Guia de produtos da Texas Instruments. Atualmente é muito comum o uso de circuitos integrados com uma única porta ou circuitos (ver Little Logic Guide). Nas listagens a seguir são mostrados as folhas de dados (Datasheet) de alguns circuitos comerciais, os quais também possuem uma implementação em VHDL disponível no software Quartus da ALTERA. O código 74X indica que o circuito pode estar disponível em diferentes famílias TTL e CMOS.

Um resumo das portas lógicas e demais circuitos da TI podem ser visualizados no guia de bolso. Os circuitos de 1 porta (páginas 79 a 84); de 2 portas (páginas 84 a 87); de 3 portas (páginas 87 e 88); e outros circuitos (páginas 161 a 288). Para a visualização da disponibilidade dos dispositivos lógicos nas diferentes famílias consulte a página 141 e 142.

Esta página [1] também apresenta uma rápida visualização da pinagem dos CIs mais antigos do tipo DIP.

Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001z/sdyu001z.pdf].

Circuitos Lógicos

  • Buffer
  • 3-Estados - 74AHC1G125
  • 3-Estados e Driver - 74AHC541
  • Dreno aberto - 74LV07A The open-drain outputs require pullup resistors to perform correctly and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions.
  • Coletor aberto - 7407
  • Schmitt trigger - SN74AUC1G17 @
  • Inversor - 6 Inversor - 74X04;

Circuitos Lógicos Combinacionais

  • Decodificador/Demultiplexador 3 para 8 linhas - 74X138
  • 2x Decodificador/Demultiplexador 2 para 4 linhas 74X139
  • Decodificador/Driver BCD para Sete Segmentos - 74X47
  • Decodificador/Demultiplexador 3 para 8 linhas com Latch - 74X137
  • Multiplexador/Seletor de 8 para 1 - 74X151
  • 2x Multiplexador/Seletor de 4 para 1 - 74X153
  • 4x Multiplexador/Seletor de 2 para 1 - 74X157/158
  • Decodificador BCD para 10 linhas decimais 74X42
  • Codificador de Prioridade de 8 para código binário - 74X148
  • Gerador de Paridade Par e Impar de 9 bits - 74X280

Circuitos Aritméticos Combinacionais

  • Somador de 4 bits - 74X283
  • Unidade de Lógica e Aritmética - 74X181.
  • Look Ahead Carry Generator - 74X182
  • Comparador BCD - 74X85
  • Comparador de magnitude de 8 bits - 74X688
  • Comparador de igualdade de 8 bits - 74X521
  • Multiplicador binário de 4 bits por 4 bits - 74X284/285

Circuitos Sequenciais

  • Registrador de deslocamento 74X164 8-bit Saída Paralela, 74X165, 74X166 8-bits Carga Parelela e saída serial, 74x194 4-Bit Bidirectional Universal Shift Registers, 74x299 8-Bit Universal Shift/Storage Registers With 3-State Outputs.
  • Contador Assíncrono 74X90/92/93 - 74X90- Decada, 74X92 - Duzia, 74X93 - Binário 4 bits, 74X390 - 2x Decada,
  • Contador Síncrono 74X161/163 - 74X161 - reset assíncrono, 74X163 - reset síncrono; 74X191, 74X193, 74X169 - Binario 4 bits, Up/Down, 74X192 Decadico, Up/Down.
  • Registradores com DFF 74X174 Hex D-type Flip-Flops With Clear, 74X273 Octal D-type Flip-Flops With Clear

Materiais de apoio as aulas

Listas de Exercício

  • Capítulo 4 (pag. 83 - 89). 4, 6-7, 10-19, 26-31.

Avaliações

  • A1 - (18/03/2014)
  • A2 - (29/04/2014)
  • A3 - ()
  • Projeto Final (apresentação 08/07/2014)
  • Recuperação (11/07/2014)
  • Trabalhos e Listas de Exercícios

Aulas de Laboratório

  • Faça toda a programação e simulação do circuito na CLOUD -> login@200.135.233.26
  • Faça a programação dos pinos do kit a ser utilizado
  • Faça a compilação completa do projeto.
  • O Quartus II deve ter gerado um arquivo de programação NomeDoProjeto.sof.
  • Transfira o arquivo NomeDoProjeto.sof para a maquina local usando scp
scp SeuLogin@200.135.233.26:~/CaminhoDoProjeto/output_files/NomeDoProjeto.sof .
  • Abra o Quartus II na maquina local e transfira o arquivo NomeDoProjeto.sof para o FPGA.
  • Teste o Hardware.

Links auxiliares


Curso de Engenharia de Telecomunicações