Mudanças entre as edições de "DI2022802 2022 2 AULA04"
(14 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 3: | Linha 3: | ||
O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabMIC (sala 104). Os alunos serão separados em dois grupos: Grupo I e Grupo II. O horário e a relação dos alunos, que foi definida por sorteio em sala de aula dia 12/09/2022, de cada grupo pode ser vista abaixo. O experimento está dividido em duas etapas, sendo que na primeira parte vocês vão testar o funcionamento de um '''Latch RS controlado''' feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa vocês vão testar o funcionamento dos flip-flops tipo D na configuração mestre-escravo, comprovando a teoria envolvida. | O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabMIC (sala 104). Os alunos serão separados em dois grupos: Grupo I e Grupo II. O horário e a relação dos alunos, que foi definida por sorteio em sala de aula dia 12/09/2022, de cada grupo pode ser vista abaixo. O experimento está dividido em duas etapas, sendo que na primeira parte vocês vão testar o funcionamento de um '''Latch RS controlado''' feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa vocês vão testar o funcionamento dos flip-flops tipo D na configuração mestre-escravo, comprovando a teoria envolvida. | ||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
Linha 91: | Linha 53: | ||
|} | |} | ||
− | + | ;PROCEDIMENTO | |
#Formar até 7 equipes com 2 alunos; | #Formar até 7 equipes com 2 alunos; | ||
Linha 129: | Linha 91: | ||
| | | | ||
|} | |} | ||
+ | |||
+ | |||
{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" | {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" | ||
|+'''Mestre-escravo''' | |+'''Mestre-escravo''' | ||
|- | |- | ||
+ | ! style="background:#FF6347; color:white; width: 30px;" | D | ||
! style="background:#FF6347; color:white; width: 30px;" | CLK | ! style="background:#FF6347; color:white; width: 30px;" | CLK | ||
− | |||
! style="background:#FF6347; color:white; width: 30px;" | Q<sub>m</sub> | ! style="background:#FF6347; color:white; width: 30px;" | Q<sub>m</sub> | ||
! style="background:#FF6347; color:white; width: 30px;" | Q<sub>s</sub> | ! style="background:#FF6347; color:white; width: 30px;" | Q<sub>s</sub> | ||
− | |||
− | |||
− | |||
− | |||
− | |||
|- | |- | ||
| 1 | | 1 | ||
+ | | ↑ | ||
| | | | ||
| | | | ||
− | |||
|- | |- | ||
| 0 | | 0 | ||
+ | | ↓ | ||
| | | | ||
− | |||
| | | | ||
|- | |- | ||
| 1 | | 1 | ||
+ | | ↑ | ||
| | | | ||
| | | | ||
+ | |- | ||
+ | | 0 | ||
+ | | ↓ | ||
| | | | ||
+ | | | ||
+ | |} | ||
− | |||
− | + | ;PROCEDIMENTO | |
#Mesmas equipes; | #Mesmas equipes; | ||
#Desenhar as ligações utilizando o esquemático dos diagramas; | #Desenhar as ligações utilizando o esquemático dos diagramas; | ||
#Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima; | #Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima; | ||
− | ## Fazer a ligação de | + | ## Fazer a ligação de V<sub>CC</sub> e GND; |
− | ## Fazer a ligação de PRE e CLR nas chaves seletoras | + | ## Fazer a ligação de PRE e CLR nas chaves seletoras; |
− | ## Fazer a ligação entre os FF passando pela inversora | + | ## Fazer a ligação entre os FF passando pela inversora; |
− | ## Fazer a ligação de D e Clock com chaves seletoras | + | ## Fazer a ligação de D e Clock com chaves seletoras; |
− | ## Fazer a ligação das Saídas Q<sub>m</sub> e Q<sub>s</sub> com os LEDs | + | ## Fazer a ligação das Saídas Q<sub>m</sub> e Q<sub>s</sub> com os LEDs; |
− | #Construir a tabela verdade para Q<sub>m</sub> e Q<sub>s</sub> a partir | + | #Construir a tabela verdade para Q<sub>m</sub> e Q<sub>s</sub> a partir do teste dos pulsos de clock (ligar e desligar a chave); |
#Ligar o '''clock''' a uma frequência de 1Hz (se estiver disponível) e ver o que acontece. | #Ligar o '''clock''' a uma frequência de 1Hz (se estiver disponível) e ver o que acontece. | ||
− | + | ||
+ | ;MATERIAL UTILIZADO | ||
#CI 7402 (NOR) (Figura 3) | #CI 7402 (NOR) (Figura 3) | ||
Linha 208: | Linha 173: | ||
=Relatório= | =Relatório= | ||
− | O relatório '''completo''' deverá ser postado em PDF no SIGAA | + | O relatório '''completo''' deverá ser postado em PDF no SIGAA dentro do prazo combinado para atividade. O relatório deve ser digital, mas a parte de desenho pode ser feita manualmente e escaneada. E deve conter os elementos mencionados em Modelo/Conteúdo. |
==Modelo/Conteúdo== | ==Modelo/Conteúdo== |
Edição atual tal como às 06h56min de 7 de novembro de 2022
Laboratório 1
O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabMIC (sala 104). Os alunos serão separados em dois grupos: Grupo I e Grupo II. O horário e a relação dos alunos, que foi definida por sorteio em sala de aula dia 12/09/2022, de cada grupo pode ser vista abaixo. O experimento está dividido em duas etapas, sendo que na primeira parte vocês vão testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa vocês vão testar o funcionamento dos flip-flops tipo D na configuração mestre-escravo, comprovando a teoria envolvida.
Parte I - Latch RS controlado
- OBJETIVO
- Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.
Figura 1 - Latch RS controlado.
C | R | S | Q | Q\ |
---|---|---|---|---|
0 | X | X | ||
1 | 0 | 0 | ||
1 | 0 | 1 | ||
1 | 1 | 0 | ||
1 | 1 | 1 |
- PROCEDIMENTO
- Formar até 7 equipes com 2 alunos;
- Desenhar as ligações utilizando o esquemático dos CIs;
- Montar o circuito na banca digital conforme os diagramas. Os CIs devem ficar, de preferência, com o chanfro voltado para cima;
- Fazer a ligação de VCC e GND;
- Fazer a ligação entre as portas lógicas dos circuitos integrados;
- Fazer a ligação de R, S e C com chaves seletoras;
- Fazer a ligação das Saídas Q e Q\ com dois LEDs (lado a lado);
- Testar funcionamento do circuito a partir da tabela verdade (real).
Parte II - Mestre-escravo
- OBJETIVO
- Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 2.
Figura 2 - Flip-flop tipo D na configuração mestre–escravo.
D | Q | Q\ |
---|---|---|
0 | ||
1 |
D | CLK | Qm | Qs |
---|---|---|---|
1 | ↑ | ||
0 | ↓ | ||
1 | ↑ | ||
0 | ↓ |
- PROCEDIMENTO
- Mesmas equipes;
- Desenhar as ligações utilizando o esquemático dos diagramas;
- Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
- Fazer a ligação de VCC e GND;
- Fazer a ligação de PRE e CLR nas chaves seletoras;
- Fazer a ligação entre os FF passando pela inversora;
- Fazer a ligação de D e Clock com chaves seletoras;
- Fazer a ligação das Saídas Qm e Qs com os LEDs;
- Construir a tabela verdade para Qm e Qs a partir do teste dos pulsos de clock (ligar e desligar a chave);
- Ligar o clock a uma frequência de 1Hz (se estiver disponível) e ver o que acontece.
- MATERIAL UTILIZADO
- CI 7402 (NOR) (Figura 3)
- CI 7408 (AND) (Figura 4)
- CI 7404 (INV) (Figura 5)
- CI 7474 (FF tipo D) (Figura 6)
- fios diversos
- bancada digital
- alicates
Esquemáticos dos CIs
Figura 3 - Esquemático do CI 7402 - Portas NOR.
Figura 4 - Esquemático do CI 7408 - Portas AND.
Figura 5 - Esquemático do CI 7404 - Portas Inversoras.
Figura 6 - Esquemático do CI 7474 - Dois FF tipo D.
Relatório
O relatório completo deverá ser postado em PDF no SIGAA dentro do prazo combinado para atividade. O relatório deve ser digital, mas a parte de desenho pode ser feita manualmente e escaneada. E deve conter os elementos mencionados em Modelo/Conteúdo.
Modelo/Conteúdo
1 Identificação:
- 1.1 Título do Relatório Nome do experimento.
- 1.2 Nome do professor Nome completo sem abreviaturas.
- 1.3 Data Dia/mês/ano em que foi realizado.
- 1.4 Curso Nome do curso.
- 1.5 Unidade Curricular Nome da unidade curricular.
- 1.6 Nome do aluno Nome completo do(s) aluno(s) sem abreviações.
2 Objetivos
- 2.1 Objetivos Gerais Descreva os objetivos gerais. Ex. Testar o funcionamento do circuito...
- 2.2 Objetivos Específicos Descreva objetivos específicos (se houver). Ex. Preencher a tabela verdade...
3 Experimento
- 3.1 Circuito realizado é o Diagrama de blocos e suas conexões, bem como das portas lógicas e/ou CIs (TTL) utilizados. Ex. 7408, 7474, 7486...
- 3.2 Componentes utilizados Listar, um abaixo do outro, o nome dos componentes utilizados como: portas lógicas, circuitos integrados (CI), elementos de entrada e saída dos circuitos (LEDs, resistrores...).
- 3.3 Diagrama de pinagem é o Desenho dos CIs com blocos internos e a identificação de todos os pinos.
4 Resultados e Discussões Aqui você vai descrever, em linguagem técnica, como foi comprovado (ou não) o funcionamento do circuito simulado. Ex. Quando eu colocava 1 na entrada X e saída Y ia para 0 enquanto a saída Y\ ia para 1. Não deixar de destacar situações especiais e mesmo o funcionamento de portas lógicas e circuitos envolvidos.
5 Conclusões Aqui você deve escrever uma opinião pessoal sobre o experimento e ligação com o conteúdo das aulas e material do SIGAA/WiKi.
Critérios avaliativos
Com base no Modelo/Conteúdo - Item X: pontuação:
- Item 1: 1
- Item 2: 1
- Item 3: 3
- Item 4: 4
- Item 5: 1
- Resultado: 10