Mudanças entre as edições de "DIG222802 2017 1 AULA02"
(Página substituída por ' ----- link=DIG222802_2017_1_AULA01 link=DIG222802_2017_1#Aulas link=DIG222802_2017_1_AULA03') |
|||
(15 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 1: | Linha 1: | ||
+ | =Laboratório 1= | ||
+ | |||
+ | O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabDIG/MIC (sala 104) em dois momentos. O '''primeiro, entre 10h e 12h, com a turma da manhã'''. E o segundo, '''entre 15h40h às 17h40min, com a turma da tarde'''. O experimento está dividido em duas etapas, sendo que na primeira parte você vai testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa você vai testar o funcionamento dos flip-flops D na configuração mestre-escravo, também comprovando a tabela verdade. | ||
+ | |||
+ | <blockquote style="background: #FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;"> | ||
+ | Nota: É importante lembrar que todos os alunos devem assistir a aula entre 13h30min e 15h20min. | ||
+ | </blockquote> | ||
+ | |||
+ | |||
+ | |||
+ | ==Parte I== | ||
+ | |||
+ | ;Objetivo: | ||
+ | |||
+ | Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 8. | ||
+ | |||
+ | [[Imagem:fig4_DIG222802.png|center|300px]] | ||
+ | <center> | ||
+ | Figura 8 - Latch RS controlado. | ||
+ | </center> | ||
+ | |||
+ | |||
+ | {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" | ||
+ | |+'''Tabela Verdade''' | ||
+ | |- | ||
+ | ! style="background:#32CD32; width: 20px;" | C | ||
+ | ! style="background:#32CD32; width: 20px;" | R | ||
+ | ! style="background:#32CD32; width: 20px;" | S | ||
+ | ! style="background:#32CD32; width: 20px;" | Q | ||
+ | |- | ||
+ | | 0 | ||
+ | | X | ||
+ | | X | ||
+ | | Qa | ||
+ | |- | ||
+ | | 1 | ||
+ | | 0 | ||
+ | | 0 | ||
+ | | Qa | ||
+ | |- | ||
+ | | 1 | ||
+ | | 0 | ||
+ | | 1 | ||
+ | | 1 | ||
+ | |- | ||
+ | | 1 | ||
+ | | 1 | ||
+ | | 0 | ||
+ | | 0 | ||
+ | |- | ||
+ | | 1 | ||
+ | | 1 | ||
+ | | 1 | ||
+ | |proibido | ||
+ | |} | ||
+ | *Qa: saída do estado anterior. | ||
+ | |||
+ | ==Procedimento== | ||
+ | |||
+ | #Formar as 10 equipes com 2 ou 3 integrantes; | ||
+ | #Desenhar as ligações já utilizando o esquemático dos CIs; | ||
+ | #Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima; | ||
+ | ## Fazer a ligação de VCC e GND; | ||
+ | ## Fazer a ligação entre as portas lógicas dos circuitos integrados; | ||
+ | ## Fazer a ligação de R, S e C com chaves seletoras; | ||
+ | ## Fazer a ligação das Saídas Q e Q\ aos LEDs; | ||
+ | #Testar a tabela verdade. | ||
+ | |||
+ | ==Parte II== | ||
+ | |||
+ | ;Objetivo: Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 9. | ||
+ | |||
+ | |||
+ | [[Imagem:fig6_DIG222802.png|center|400px]] | ||
+ | <center> | ||
+ | Figura 9 - Flip-flop tipo D na configuração mestre–escravo. | ||
+ | </center> | ||
+ | |||
+ | |||
+ | |||
+ | {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" | ||
+ | |+'''FF tipo D''' | ||
+ | |- | ||
+ | ! style="background:#32CD32; width: 20px;" | D | ||
+ | ! style="background:#32CD32; width: 20px;" | Q | ||
+ | ! style="background:#32CD32; width: 20px;" | Q\ | ||
+ | |- | ||
+ | | 0 | ||
+ | | 0 | ||
+ | | 1 | ||
+ | |- | ||
+ | | 1 | ||
+ | | 1 | ||
+ | | 0 | ||
+ | |} | ||
+ | |||
+ | ==Procedimento== | ||
+ | |||
+ | #Mesmas equipes; | ||
+ | #Desenhar as ligações já utilizando o esquemático dos CIs; | ||
+ | #Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima; | ||
+ | ## Fazer a ligação de VCC e GND | ||
+ | ## Fazer a ligação de PRE e CLR nas chaves seletoras. | ||
+ | ## Fazer a ligação entre as FF passando pela inversora | ||
+ | ## Fazer a ligação de D e Clock com chaves seletoras | ||
+ | ## Fazer a ligação das Saídas Qm e Qs aos LEDs | ||
+ | #Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave). | ||
+ | #Ligar o clock a uma frequência de 1Hz e ver o que acontece. | ||
+ | |||
+ | =Material Utilizado= | ||
+ | |||
+ | #CI 7402 (NOR) (Figura 10) | ||
+ | #CI 7404 (INV) (Figura 11) | ||
+ | #CI 7408 (AND) (Figura 12) | ||
+ | #CI 7474 (FF tipo D) (Figura 13) | ||
+ | #fios diversos | ||
+ | #bancada digital | ||
+ | |||
+ | =Esquemáticos dos CIs= | ||
+ | |||
+ | |||
+ | [[Imagem:CI_7402.png|center|250px]] | ||
+ | <center> | ||
+ | Figura 10 - Esquemático do CI 7402 - Portas NOR. | ||
+ | </center> | ||
+ | |||
+ | [[Imagem:CI_7408.png|center|250px]] | ||
+ | <center> | ||
+ | Figura 12 - Esquemático do CI 7408 - Portas AND. | ||
+ | </center> | ||
+ | |||
+ | [[Imagem:CI_7404.png|center|250px]] | ||
+ | <center> | ||
+ | Figura 11 - Esquemático do CI 7404 - Portas Inversoras. | ||
+ | </center> | ||
+ | |||
+ | [[Imagem:CI_7474.png|center|250px]] | ||
+ | <center> | ||
+ | Figura 13 - Esquemático do CI 7474 - Dois FF tipo D. | ||
+ | </center> | ||
+ | |||
+ | =Relatório= | ||
+ | |||
+ | O relatório deverá ser entregue até o dia da primeira avaliação (AP1). As equipes que não terminaram as duas partes do experimento, podem fazer somente da parte que foi realizada (RS com controle). O relatório deve ser enviado por meio digital no formato PDF para o endereço '''douglasars@gmail.com'''. | ||
+ | |||
+ | ==Normas para elaboração do relatório== | ||
+ | |||
+ | |||
+ | http://wiki.sj.ifsc.edu.br/images/9/9d/Modelo_Relat%C3%B3rio_aula_pratica_DouglasARS.pdf | ||
+ | |||
+ | <blockquote style="background: #FFEEFF; border: 1px solid red; margin-left: 0px; margin-right: 0px; padding: 1em;"> | ||
+ | Nota: Utilizem preferencialmente o LibreOffice Writer e exportem o arquivo PDF ao final (Arquivo >> Exportar como PDF). | ||
+ | </blockquote> | ||
+ | |||
+ | |||
Edição atual tal como às 12h42min de 31 de julho de 2017
Laboratório 1
O primeiro experimento da turma de Digital 2 da Engenharia vai ser realizado na LabDIG/MIC (sala 104) em dois momentos. O primeiro, entre 10h e 12h, com a turma da manhã. E o segundo, entre 15h40h às 17h40min, com a turma da tarde. O experimento está dividido em duas etapas, sendo que na primeira parte você vai testar o funcionamento de um Latch RS controlado feito a partir das portas lógicas AND (E) e NOR (NOU) comprovando a tabela verdade. Na segunda etapa você vai testar o funcionamento dos flip-flops D na configuração mestre-escravo, também comprovando a tabela verdade.
Nota: É importante lembrar que todos os alunos devem assistir a aula entre 13h30min e 15h20min.
Parte I
- Objetivo
Testar o funcionamento de um circuito latch RS controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 8.
Figura 8 - Latch RS controlado.
C | R | S | Q |
---|---|---|---|
0 | X | X | Qa |
1 | 0 | 0 | Qa |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | proibido |
- Qa: saída do estado anterior.
Procedimento
- Formar as 10 equipes com 2 ou 3 integrantes;
- Desenhar as ligações já utilizando o esquemático dos CIs;
- Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
- Fazer a ligação de VCC e GND;
- Fazer a ligação entre as portas lógicas dos circuitos integrados;
- Fazer a ligação de R, S e C com chaves seletoras;
- Fazer a ligação das Saídas Q e Q\ aos LEDs;
- Testar a tabela verdade.
Parte II
- Objetivo
- Testar o funcionamento de um Flip-flop D na configuração mestre–escravo a partir do CI 7474 e uma porta inversora. O circuito a ser montado pode ser visto na Figura 9.
Figura 9 - Flip-flop tipo D na configuração mestre–escravo.
D | Q | Q\ |
---|---|---|
0 | 0 | 1 |
1 | 1 | 0 |
Procedimento
- Mesmas equipes;
- Desenhar as ligações já utilizando o esquemático dos CIs;
- Montar o circuito na banca digital, os CIs devem ficar com chanfro voltado para cima;
- Fazer a ligação de VCC e GND
- Fazer a ligação de PRE e CLR nas chaves seletoras.
- Fazer a ligação entre as FF passando pela inversora
- Fazer a ligação de D e Clock com chaves seletoras
- Fazer a ligação das Saídas Qm e Qs aos LEDs
- Construir a tabela verdade para Qm e Qs a partir da simulação dos pulsos de clock (ligar e desligar a chave).
- Ligar o clock a uma frequência de 1Hz e ver o que acontece.
Material Utilizado
- CI 7402 (NOR) (Figura 10)
- CI 7404 (INV) (Figura 11)
- CI 7408 (AND) (Figura 12)
- CI 7474 (FF tipo D) (Figura 13)
- fios diversos
- bancada digital
Esquemáticos dos CIs
Figura 10 - Esquemático do CI 7402 - Portas NOR.
Figura 12 - Esquemático do CI 7408 - Portas AND.
Figura 11 - Esquemático do CI 7404 - Portas Inversoras.
Figura 13 - Esquemático do CI 7474 - Dois FF tipo D.
Relatório
O relatório deverá ser entregue até o dia da primeira avaliação (AP1). As equipes que não terminaram as duas partes do experimento, podem fazer somente da parte que foi realizada (RS com controle). O relatório deve ser enviado por meio digital no formato PDF para o endereço douglasars@gmail.com.
Normas para elaboração do relatório
http://wiki.sj.ifsc.edu.br/images/9/9d/Modelo_Relat%C3%B3rio_aula_pratica_DouglasARS.pdf
Nota: Utilizem preferencialmente o LibreOffice Writer e exportem o arquivo PDF ao final (Arquivo >> Exportar como PDF).