Mudanças entre as edições de "FPGA eLab: Plataforma de Desenvolvimento Avançado para Ensino e Pesquisa"
Linha 27: | Linha 27: | ||
;Projeto similar: | ;Projeto similar: | ||
− | *[https://www.intel.com/content/www/us/en/developer/videos/remote-access-to-fpga-lab.html LabsLand] | + | *[https://www.intel.com/content/www/us/en/developer/videos/remote-access-to-fpga-lab.html LabsLand] - FPGA (INTEL) |
+ | *[https://jesuegraciliano.wordpress.com/2018/03/22/visir-ifsc/ Projeto VISIR] - eletrônica analógica (IFSC) |
Edição das 16h18min de 17 de agosto de 2023
- Resumo
A proposta é de desenvolver uma plataforma remota de desenvolvimento para FPGA, trazendo benefícios para a instituição, docentes e estudantes. A plataforma permitirá acesso a diversos kits de desenvolvimento FPGA e ferramentas em nuvem, reduzindo custos e facilitando o gerenciamento de recursos. Docentes poderão realizar atividades práticas de ensino em FPGA em ambientes remotos, e estudantes terão acesso a um amplo conjunto de kits sem investimento pessoal. O projeto visa criar um protótipo com ferramentas em nuvem, verificação de bit streams, controle de acesso, feedback em tempo real e placa para acionamento remoto das entradas dos kits comerciais. O resultado será formar profissionais mais qualificados e preparados para o mercado de trabalho.
- Dados gerais
- Edital: EDITAL Nº 03/2023/CHAMADA INTERNA - PROJETOS DE PESQUISA ARTICULADOS AO ENSINO NO CÂMPUS SÃO JOSÉ
- Resultado do edital: EDITAL Nº 03/2023/CHAMADA INTERNA - RESULTADO
- Bolsistas: 2 bolsas de 20 horas semanais, no valor de R$ 700,00, com duração de 4 meses.
- Inscrição: Envie um email para prof. Marcos Moecke, informando seu nome, e anexando o histórico escolar (você consegue obter diretamente no SIGAA).
- Prazo: Serão aceitas inscrições até o dia 16/08.
- Requisitos: Os bolsistas devem possuir interesse em programação, configuração de elementos de rede e podem ser estudantes de qualquer fase dos cursos de Engenharia de Telecomunicações, CST em Análise e Desenvolvimento de Sistemas (ADS) ou estar nas últimas fases do curso Técnico de Telecomunicações. Além disso, é preferível que tenham facilidade de leitura de textos em inglês, já que parte dos recursos e documentações relacionadas à FPGA e configuração de redes podem estar nesse idioma.
- Prazo para execução: 21 de agosto a 21 de dezembro de 2023
- Requisitos e compromissos do bolsista do projeto:
- A carga horária semanal do(a) bolsista será de 20h semanais, confirmado com o registro em folha de frequência, sob a responsabilidade do coordenador do projeto.
- Ser aluno(a) regularmente matriculado em cursos do IFSC, durante o período que compreende a execução do projeto;
- É vedado o acúmulo de bolsas, o(a) bolsista não pode estar recebendo outra bolsa de pesquisa, extensão ou monitoria (salvo bolsas provenientes da assistência estudantil – PAEVs);
- O(A) bolsista não pode ter vínculo empregatício.
- Dispor das 20 (vinte) horas semanais para o desenvolvimento das atividades de pesquisa, assim como na preparação de relatórios, pôsteres, resumos e artigos científicos, de acordo com a orientação do coordenador do projeto.
- Fazer referência, nas publicações e nos trabalhos apresentados, à condição de bolsista do IFSC;
- Participar de todos os eventos, internos e externos, de divulgação dos projetos do IFSC, quando solicitado pelo coordenador do projeto ou da Pesquisa do Câmpus São José;
- Registrar mensalmente assinatura, em folha de frequência todos os dias trabalhados, colher a assinatura do coordenador do projeto e entregar na Coordenadoria de Pesquisa no primeiro dia útil do mês seguinte;
- Devolver ao IFSC, via Guia de Recolhimento da União (GRU), em valores atualizados, a(s) mensalidade(s) recebida(s) indevidamente, caso as obrigações deste Termo de Compromisso e do respectivo edital não sejam cumpridas.
- Ficar também atento a
- Entrega do relatório final, com a planilha de gastos, via SIGAA: Até 28 de fevereiro de 2024
- Envio do comprovante de apresentação de resultado: Até 28 de julho de 2024
- Projeto similar
- LabsLand - FPGA (INTEL)
- Projeto VISIR - eletrônica analógica (IFSC)