DLP29006-Engtelecom(2017-2) - Prof. Marcos Moecke

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES

Registro on-line das aulas

Unidade 1

Aula 1 (27 Jul)

• Apresentação da disciplina
• Autoinscrição na Plataforma Moodle de DLP29006 (dlp29006-2017-2)
• Autoinscrição na Plataforma Moodle de DLP29006 (engtelecom)

Ler In the beginning - ALTERA

Ler ALTERA history

• Preços

• ALTERA, ARROW,Digikey

• Fabricantes de DLPs/FPGAs e familias de DLPs atuais.

• ALTERA - Stratix, Arria, Cyclone, Max
• Xilinx - Virtex, Kintex, Artix, Zynq (SoC)
• Microsemi - Igloo
• Lattice - ECP, iCE, Mach

Aula 2 (2 Ago)

• Introdução aos dispositivos lógicos programáveis:

• Conceito, tipos de PLDs

• SPLD: PAL, PLA e GAL
• CPLDs

Exemplos de PLDs

Figura 1.1 - Macrobloco do PLD EP300 da ALTERA FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html Figura 1.2 - Macrocélula dos PLDs Clássicos EP600, EP900, EP1800 da ALTERA (1999) FONTE: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ds/archives/classic.pdf Figura 1.3 - Architetura do PLD EP1800 da ALTERA FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html FONTE: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ds/archives/classic.pdf Figura 1.5 - Pinagem e tipos de encapsulamento do PLD EP1800 da ALTERA FONTE: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ds/archives/classic.pdf FONTE: Figura 1.6 - Architetura do CPLD MAX 5000 da ALTERA FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html

Ver pag. 413 a 422 de

Ver pag. 495 a 499 de

• Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O

• Conhecendo os dispositivos lógicos programáveis

• Vizualização no Chip Planner de um projeto. (importante todos alunos terem acesso a IFSC-CLOUD

Ver pag. 419 a 431 de

Ver pag. 499 a 501 de

Ver pag. 418 a 429 de

• Historia, processo de produção dos chips.

• A Brief History of the Fabless Semiconductor Industry
• Taiwan Semiconductor Manufacturing Corporation (TSMC), [http://www.globalfoundries.com/ GLOBALFOUNDRIES
• Fabless: The Transformation of the Semiconductor Industry, 2014 - Download free
• 14nm FinFET Technology, Samsung & Globalfounfries, Funcionamento do FinFET, Produção do FinFET, [1]
• Processo de fabricação de um chip

Avaliações

• Avaliação A1 - Unidade 2 a 4 (XX/XX/2017) - Local: Lab Redes II.
• Avaliação A2 - Unidade 5 a 7 (XX/XX/2017) - Local: Lab Redes II.

As avaliações A1 e A2 são com consulta apenas as folhas de consulta entregues VHDL QUICK REFERENCE CARD e VHDL 1164 PACKAGES QUICK REFERENCE CARD. Dica use também como fonte de consulta os templates do Quartus.

• Recuperação R1-2 - Unidade 2 a 7 (XX/XX/2017) - Local: Lab Redes II.

Ao final das avaliações o aluno deverá enviar a avaliação para a plataforma moodle ou email moecke AT ifsc.edu.br com os arquivos solicitados.

• Entrega dos Atividades Extraclasse ao longo do semestre AE0 a AE(N). A entrega, detalhes e prazos de cada AE serão indicados na plataforma Moodle
  • Autoinscrição na Plataforma Moodle de DLP29006 (engtelecom) - ATENÇÃO! MUDEI O AMBIENTE PARA PRESERVAR O ACESSO DOS ALUNOS ANTERIORES.

AE0 - Resumo estendido de Artigo
Ler e fazer um resumo estendido do artigo Dispositivos Lógicos Programáveis de Kamila Rose da Silva, IFSC. Para a geração de documentação/relatórios técnicos/artigos, está disponibilizada a Plataforma Sharelatex. Utilize preferencialmente o modelo de artigo no padrão ABNT em 1 coluna. A entrega do resumo deverá ser feita na Plataforma Moodle de DLP29006, dentro do prazo indicado.

• Projeto Final APF

ESTUDOS SEM ENTREGA DE DOCUMENTAÇÃO

Os exemplos e exercícios essenciais estão destacados em negrito na listagens abaixo.

Referências Bibliográficas:

Curso de Engenharia de Telecomunicações