

**Curso Superior de Sistemas de
Telecomunicações – Unidade São
José**

**Disciplina: Síntese de Sistemas de
Telecomunicações – 7º Fase**



Bases tecnológicas

- Dispositivos Lógicos Programáveis.
- Introdução à Tecnologia FPGA.
- Introdução aos ambientes de software EDA (Electronic Design Automation).
- Introdução à Linguagem VHDL.
- Aritmética computacional.
- Introdução aos Kits de desenvolvimento.
- Síntese de circuitos baseada em dispositivos lógicos programáveis.

- *Material de apoio fornecido pela Xilinx (Xilinx University Program – XUP). www.xilinx.com*
- *Digital Signal Processing with Field Programmable Gate Arrays; 2.ed; **Uwe Meyer-Baese**; Springer, 2006*
- *Digital Electronics and Design with VHDL; **Volnei A. Pedroni**; Elsevier Science, 2007*
- *Circuit Design with VHDL; **Volnei A. Pedroni**; MIT Press, 2004*
- *Projetando Controladores Digitais com FPGA; **César da Costa**; Novatec, 2006*



Introdução a FPGA

O material a ser apresentado foi elaborado com base nas bibliografias citadas anteriormente.



Aplicações de DSP (Digital Signal Processing)

- **Processadores DSP:** Nos últimos 20 anos, a maior parte das aplicações DSP foram realizadas por processadores DSP (Texas Instruments, Motorola, Analog Devices...).
- **ASICs** (Application Specific Integrated Circuits): São muito utilizados em aplicações específicas de DSP.
- **FPGA** (Field Programmable Gate Array): Tecnologia recente para aplicações de DSP de alta velocidade (Xilinx, ALTERA, Atmel...).


Aplicações de DSP

- A maioria dos algoritmos utilizados nas aplicações de DSP envolvem as operações de multiplicação e soma, conhecidas como operações MAC (Multiplies and accumulates).
- Operações de divisão e raiz quadrada são raras em algoritmos de DSP.
- Normalmente a complexidade de um algoritmo de DSP pode ser medida em termos do número de operações MAC utilizadas.

Exemplo – Operações MAC


Filtro FIR com 5 coeficientes

$$y(k) = \sum_{n=0}^4 w_n x(k-n)$$




- A FPGA é um conjunto de unidades lógicas idênticas (blocos lógicos) e configuráveis contidas em um único circuito integrado.
- As unidade lógicas são conectadas por uma matriz de trilhas condutoras e por chaves de interconexão.
- As interfaces I/O do FPGA são feitas pelos blocos de I/O do componente.

Estrutura simplificada do FPGA



Bloco Lógico de um FPGA


- Os blocos lógicos contêm componentes lógicos que implementam funções lógicas e aritméticas. Para a fabricante Xilinx, os blocos lógicos são chamados de *Slices*.



LUT – Look-Up Table

- São blocos muito utilizados para implementar funções lógicas.
- A forma geral de uma LUT é uma SRAM, que armazena tabelas verdade para funções lógicas de n-entradas.
- Desta forma, as linhas de endereçamento da SRAM funcionam como entrada e a saída fornece o valor da função lógica.

a	b	c	f
0	0	1	1
0	0	0	0
0	1	1	1
0	1	0	0
1	0	1	1
1	0	0	0
1	1	1	1
1	1	0	0





Fluxo de Projeto em FPGA

- Especificação e entrada do projeto.
- Síntese e mapeamento da tecnologia.
- Posicionamento e roteamento.
- Verificação e teste.
- Programação do FPGA.



Especificação e Entrada do Projeto

- Diagramas lógico através de editores gráficos.
- Linguagem de descrição de hardware (Hardware Description Language) através de editores de texto.
- Modelagem de sistemas através de software específico (Ex. System Generator da Xilinx).



Síntese e mapeamento da tecnologia (netlist)

- O processo de síntese otimiza as equações booleanas (otimização lógica independente da tecnologia) geradas pelo projeto, permitindo a redução da área a ser ocupada no FPGA. Os atrasos entre os sinais internos também são reduzidos.
- No mapeamento, o projeto otimizado é adequado à tecnologia empregada no componente a ser utilizado.



Posicionamento e roteamento (Place and Route)

- O posicionamento é a atribuição de componentes disponíveis aos componentes lógicos do projeto.
- Na etapa de roteamento, as conexões entre os componentes são garantidas visando sempre maximizar a velocidade das conexões críticas.



Verificação e teste

- Nesta etapa são utilizadas algumas ferramentas para simular o funcionamento do projeto.
 - ModelSim
 - Synopsys
- As simulações podem ser feitas para verificar o comportamento do sistema e também para verificar restrições de temporização.




Programação do FPGA


- Nesta etapa, é gerado um arquivo binário para configuração do dispositivo.

- O download pode ser feito através de um cabo USB.

FPGA: uma caixa de blocos de DSP



Design
Verify
Place and Route






FPGA vs. Processadores DSP

- O FPGA tem a flexibilidade para variar o número de bits de acordo com a aplicação.
- No FPGA o processamento é inerentemente paralelo, para algoritmos sequenciais um FPGA não é a melhor solução.
- Se uma determinada aplicação pode ser realizada em um processador DSP, provavelmente não é vantagem utilizar um FPGA.


Filtro FIR com 256 coeficientes

DSP Convencional




256 Loops necessários para processar amostras

FPGA



Todas as 256 operações MAC são realizadas em 1 ciclo de relógio (clock)

Flexibilidade do FPGA: Custo vs. Velocidade





Ferramentas utilizadas na disciplina

- ISE (Xilinx).
- Quartus (ALTERA).
- Matlab/System Generator (Xilinx).


- VHDL (**V**ery **H**igh **S**pecific **I**ntegrated **C**ircuit **H**ardware **D**escription **L**anguage) é uma linguagem de descrição de hardware.
- A linguagem VHDL é um padrão especificado pelo IEEE 1076 e IEEE 1164.
- Por ser um padrão o código desenvolvido independe do fabricante.

- As duas aplicações principais são em dispositivos lógicos programáveis (CPLD, FPGA) e em ASICs.
- A linguagem (código) VHDL é inerentemente paralela.
- Apenas comandos colocados dentro de *processos*, *funções* ou *procedimentos* são executados seqüencialmente.



Unidades básicas do VHDL

- *Declaração de bibliotecas:* Lista de todas as bibliotecas que podem ser usadas no projeto.
- *Entidade:* Especifica os pinos de I/O do circuito.
- *Arquitetura:* Contém o código VHDL dizendo como o circuito deve funcionar.

- Todo o projeto em VHDL deve conter pelo menos um par entidade-arquitetura.
- Um projeto pode ter mais de uma arquitetura, cada uma descrevendo um comportamento para o sistema



Declaração de bibliotecas




As bibliotecas 'work' e 'std' são incluídas por definição, não necessitando serem citadas no código.

Declaração de Entidade

```
ENTITY entity_name IS
  PORT (
    port_name : signal_mode signal_type;
    port_name : signal_mode signal_type;
    ...);
END entity_name;
```


- O modo do sinal pode ser *in* (entrada), *out* (saída), *inout* (bidirecional) e *buffer* (saída e realimentação externa).
- O tipo pode ser *bit*, *std_logic*, *integer*, etc.
- O nome da entidade deve ser o mesmo do arquivo *.vhd*.

Exemplo 1



```
ENTITY PORTA_E IS  
  PORT  
  (  
    A, B: IN BIT;  
    S: OUT BIT  
  );  
END ENTITY PORTA_E;
```

Exemplo 2




```
entity AOI is
    port (A, B, C, D : in  std_logic;
          F          : out std_logic);
end AOI;
```

Declaração da arquitetura

```
ARCHITECTURE architecture_name OF entity_name IS  
    [declarations]  
BEGIN  
    (code)  
END architecture_name;
```

- A declaração de sinais internos e constantes é feita entre a arquitetura e o início do código.
- O nome da entidade por ser qualquer nome, exceto as palavras reservadas do VHDL.


Exemplo 1



```
ARCHITECTURE MINHA_PORTA OF PORTA_E2 IS  
  
BEGIN  
  
    S <= A AND B;  
  
END ARCHITECTURE;
```

Para atribuir valores aos sinais utiliza-se '<=' e para variáveis utiliza-se ':=', neste exemplo o valor de 'A.B' está sendo atribuído ao sinal de saída 'S'.

Exemplo 2



```
architecture V1 of  $\bar{A}OI$  is
begin
    F <= not ((A and B) or (C and D));
end V1;
```

Exemplo: Porta E


```
ENTITY PORTA_E IS
  PORT
  (
    A, B: IN BIT;
    S: OUT BIT
  );
END ENTITY PORTA_E;
```

```
ARCHITECTURE MINHA_PORTA OF PORTA_E IS
```

```
BEGIN
```

```
  S <= A AND B;
```

```
END ARCHITECTURE;
```



Exemplo: Porta E_OU

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;

-- entity declaration
entity AOI is


    port (A, B, C, D : in  std_logic;
          F           : out std_logic);

end AOI;

-- architecture body
architecture V1 of AOI is
begin

    F <= not ((A and B) or (C and D));

end V1;
```





Palavras Reservadas do VHDL

ABS	FILE	OF	THEN
ACCESS	FOR	ON	TO
AFTER	FUNCTION	OPEN	TRANSPORT
ALIAS		OR	TYPE
ALL	GENERATE	OTHERS	
AND	GENERIC	OUT	UNAFFECTED
ARCHITECTURE	GROUP		UNITS
ARRAY	GUARDED	PACKAGE	UNTIL
ASSERT		PORT	USE
ATTRIBUTE	IF	POSTPONED	
	IMPURE	PROCEDURE	VARIABLE
BEGIN	IN	PROCESS	
BLOCK	INERTIAL	PURE	WAIT
BODY	INOUT		WHEN
BUFFER	IS	RANGE	WHILE
BUS		RECORD	WITH
	LABEL	REGISTER	
CASE	LIBRARY	REJECT	XNOR
COMPONENT	LINKAGE	REM	XOR
CONFIGURATION	LITERAL	REPORT	
CONSTANT	LOOP	RETURN	
		ROL	
DISCONNECT	MAP	ROR	
DOWNTO	MOD		
		SELECT	
ELSE	NAND	SEVERITY	
ELSIF	NEW	SIGNAL	
END	NEXT	SHARED	
ENTITY	NOR	SLA	
EXIT	NOT	SLL	
	NULL	SRA	
		SRL	
		SUBTYPE	




Introdução ao Quartus II


➤ www.altera.com



Exercício 1: Flip-flop tipo D com reset assíncrono.




Resultado da simulação





Exercício 2: Flip-flop D com porta nand



Resultado da simulação

