Eletrônica Digital I (EDL I)

- Instituto Federal de Educação, Ciência e Tecnologia
- de Santa Catarina - Campus São José

- Prof. Glauco Cardozo
- glauco.cardozo@ifsc.edu.br

Circuitos Sequenciais

Os circuitos lógicos dos sistemas digitais podem ser de dois tipos:

- **circuitos combinacionais**
- **circuitos seqüenciais**

Circuitos Sequenciais

Um circuito combinacional é constituído de um conjunto de portas lógicas, as quais determinam os valores das saídas diretamente a partir dos valores atuais das entradas.

Um circuito seqüencial é composto por um **circuito combinacional** e **elementos de memória** denominados latches e flip-flops. Os valores das saídas do circuito dependem dos valores das entradas e dos estados dos latches ou flip-flops utilizados.

Circuitos Sequenciais

Os circuitos seqüenciais podem ser divididos em dois tipos, conforme o comportamento temporal dos seus sinais: **síncronos** e **assíncronos**.



Circuitos Sequenciais

- O comportamento de um circuito seqüencial **assíncrono** depende da ordem segundo a qual as entradas mudam e o estado do circuito pode se alterar a qualquer tempo, como conseqüência de uma mudança de suas entradas.
- Um circuito seqüencial **síncrono** utiliza um sinal especial denominado de relógio (*clock*, em inglês) o qual tem a função de cadenciar uma eventual troca de estado.

Circuitos Sequenciais

- Num circuito seqüencial síncrono, o sinal de relógio determina quando os elementos de memória irão amostrar os valores nas suas entradas. Conforme o tipo de circuito utilizado como elemento de memória, esta amostragem das entradas pode ser sincronizada pela borda ascendente ou pela borda descendente do relógio.



Circuitos Sequenciais

- Num circuito seqüencial síncrono, o sinal de relógio determina quando os elementos de memória irão amostrar os valores nas suas entradas. Conforme o tipo de circuito utilizado como elemento de memória, esta amostragem das entradas pode ser sincronizada pela borda ascendente ou pela borda descendente do relógio.

- Os elementos de memória utilizados nos circuitos seqüenciais síncronos são denominados ***flip-flops***. Um flip-flop é um circuito digital que possui duas entradas e duas saídas e é capaz de armazenar um bit de informação.

Circuitos Sequenciais

- As duas entradas não são intercambiáveis: uma é reservada ao sinal de controle (relógio) e a outra recebe o dado (bit) a ser armazenado. As saídas correspondem ao dado (bit) armazenado e ao seu complemento.



Circuitos Sequenciais

- Os vários flip-flops existentes se diferenciam pelo número de entradas que possuem e na maneira pela qual tais entradas afetam o estado em que o flip-flop se encontra. Os tipos mais básicos de flip-flops são denominados **latches**.

Circuitos Sequenciais

- **Latch RS**
- O **latch RS** é o latch mais simples que existe. Ele pode ser construído com o uso de duas portas nor de 2 entradas cada, conectadas conforme mostra a figura.



O estado 0 também é chamado **estado reset** e o estado 1 é também chamado **estado set**.

Circuitos Sequenciais

- **Latch RS**



R	S	Q_{t+1}	comentário
0	0	Q_t	mantém estado anterior
0	1	1	estado set
1	0	0	estado reset
1	1	-	proibido

R	S	Q	$\overline{Q}$	ação
1	0	0	1	vai para **estado reset**
0	0	0	1	mantém **estado reset** (= estado anterior)
0	1	1	0	vai para **estado set**
0	0	1	0	mantém **estado set** (= estado anterior)
1	1	0	0	**estado proibido**

Circuitos Sequenciais

- **O Latch RS controlado**

O **latch RS controlado** é um aprimoramento do latch RS. Ele é construído a partir do latch RS, pela colocação de um par de portas E nas entradas R e S, conforme mostra a figura.



Circuitos Sequenciais

- **O Latch RS controlado**



C	R	S	Q_{t+1}	comentário
0	X	X	Q_t	mantém estado anterior
1	0	0	Q_t	mantém estado anterior
1	0	1	1	estado set
1	1	0	0	estado reset
1	1	1	-	proibido

Circuitos Sequenciais

- **O Latch D**

A necessidade de evitar a ocorrência do estado proibido é um detalhe que dificulta o projeto de circuitos seqüenciais com latches RS. O latch D é construído a partir do latch RS, de maneira tal que, pela colocação de um inversor entre as entradas S e R, fica assegurado que nunca ocorrerá a situação de entradas R=1 e S=1, responsáveis pelo surgimento do estado proibido



Circuitos Sequenciais

- **O Latch D**



C	D	Q_{t+1}	comentário
0	X	Q_t	mantém estado anterior
1	0	0	estado reset
1	1	1	estado set

Circuitos Sequenciais

- **O Latch D – APLICAÇÃO**
- O fenômeno conhecido como trepidação de contato ("contact bounce") torna praticamente impossível obter uma transição de tensão "limpa" com uma chave mecânica.
- As múltiplas transições no sinal de saída geralmente não duram mais do que alguns poucos milisegundos, mas podem ser inaceitáveis em algumas aplicações.





Circuitos Sequenciais

- **O Latch D – APLICAÇÃO**
- Para evitar que a trepidação de contato afete a saída pode- se usar um latch NAND.





Circuitos Sequenciais

- **Flip-flops**
- Latches controlados D e RS são ativados ou controlados pelo nível lógico do sinal de controle.
- Isso significa que, enquanto o sinal de controle estiver ativando o latch, eventuais variações das entradas D ou R e S serão percebidas pelo latch e este poderá mudar de estado.
- Essa característica é particularmente imprópria para a construção de circuitos seqüenciais síncronos, uma vez que em tais circuitos qualquer troca de estado deve ocorrer de maneira sincronizada com o sinal de relógio

Circuitos Sequenciais

- **Flip-flops**
- Os **flip-flops** são circuitos derivados dos latches, porém ativados pela transição do sinal de controle.
- Isso faz com que um flip-flop permaneça ativado apenas durante um intervalo de tempo muito pequeno, após a ocorrência de uma transição do sinal de controle.
- Nesse caso, uma eventual troca de estado só pode ocorrer durante esse breve intervalo de tempo em que o flip-flop está ativado.

Circuitos Sequenciais

- **Flip-flops**
- Dependendo de sua construção, um flip-flop pode ser disparado pela transição de subida ou pela transição de descida do sinal de controle.
- Nesse caso, pode-se dizer que flip-flops são disparados pela borda (subida ou descida), enquanto que latches são sensíveis ao nível lógico (alto ou baixo).

Circuitos Sequenciais

- **Flip-flop D (mestre–escravo)**

O **flip-flop D (mestre-escravo)** é composto por dois latches D conectados em cascata, conforme mostra a figura. O primeiro é chamado de **mestre** e o segundo é chamado de **escravo**.



Circuitos Sequenciais

- **Flip-flop D mestre–escravo**

Enquanto o controle vale 1, o mestre está ativado e o escravo está mantendo seu estado anterior e enquanto o controle vale 0, o mestre está mantendo seu estado anterior e o escravo está ativado. Como a entrada do escravo está conectada à saída do mestre, o último valor lido durante a ativação do mestre aparecerá na saída do escravo no semiperíodo seguinte.



Circuitos Sequenciais

- **Flip-flop D mestre–escravo**

O flip-flop disparado pela borda fica ativado por um breve instante durante o qual as entradas podem (ou não) determinar a troca de seu estado. Dependendo da maneira como é construído, o flip-flop será disparado ou somente pela borda ascendente ou somente pela borda descendente.

"Clock"	D	Q
↓	1	1
↓	0	0
1	X	Não muda
0	X	Não muda



Circuitos Sequenciais

- **Flip-flop JK**

Além do flip-flop D existe também o flip-flop JK.



Circuitos Sequenciais

- **Flip-flop JK**

O funcionamento do flip-flop JK é mostrado na tabela. Note que seu funcionamento assemelha-se ao do latch RS, exceto que a combinação de entradas (J=1;K=1) não leva a um estado proibido, mas sim à complementação do estado anterior

C	J	K	Q_{t+1}	comentário
$\neq\uparrow$	X	X	Q_t	mantém estado anterior
$\uparrow$	0	0	Q_t	mantém estado anterior
$\uparrow$	0	1	0	estado reset
$\uparrow$	1	0	1	estado set
$\uparrow$	1	1	$\overline{Q_t}$	complementa estado anterior

Circuitos Sequenciais

- **Flip-flop JK**

O símbolo do flip-flop JK disparado pela borda ascendente é mostrado na figura



Circuitos Sequenciais

- **Flip-flop JK**

Ja o **flip-flop disparado pela borda descendente** é ativado apenas no instante em que o sinal de controle passa pela borda descendente.



C	J	K	Q_{t+1}	comentário
≠	X	X	Q_t	mantém estado anterior
↓	0	0	Q_t	mantém estado anterior
↓	0	1	0	estado reset
↓	1	0	1	estado set
↓	1	1	$\overline{Q_t}$	complementa estado anterior

Circuitos Sequenciais

- **Flip-flop T (TOGGLE)**
- Trata-se de um flip-flop JK com as entradas curto-circuitadas, de modo a assumir apenas duas condições de entrada.



J	K	T	Q_F
0	0	0	Q_A
0	1		
1	0		
1	1	1	$\overline{Q_A}$

T	Q_F
0	Q_A
1	$\overline{Q_A}$

Circuitos Sequenciais

- **Flip-flop – APLICAÇÕES: Sincronização**

- O sinal assíncrono **A** pode produzir pulsos parciais em **X**.



Circuitos Sequenciais

- **Flip-flop – APLICAÇÕES: Sincronização**

- Um flip-flop D disparado por transição negativa é usado para sincronizar a habilitação da porta AND com a descida do *clock*.





Circuitos Sequenciais

- **Flip-flop – APLICAÇÕES:**
- **Detecção de uma Sequência de Entrada**
- Um flip-flop JK é usado para responder a uma determinada sequência de entrada.



Circuitos Sequenciais

- **Flip-flop – Exercícios:**

Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais. Em seguida, obtenha a tabela de transição e defina como o flip-flop é ativado

1.2- Flip-flop SR com clock, usando portas lógicas Não-Ou (7402);



Circuitos Sequenciais

- **Flip-flop – Exercícios:**

Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais. Em seguida, obtenha a tabela de transição e defina como o flip-flop é ativado

1.3- Flip-flop JK com Preset e Clear (7476);



Circuitos Sequenciais

- **Flip-flop – Exercícios:**

Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais. Em seguida, obtenha a tabela de transição e defina como o flip-flop é ativado

1.4 - Flip-flop tipo T (7476);



Circuitos Sequenciais

- **Flip-flop – Exercícios:**

Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais. Em seguida, obtenha a tabela de transição e defina como o flip-flop é ativado

1.5- Flip-flop tipo D (7474).