FFT_HDLcoder

v1_0

 - Entradas especificas (constantes) para fins de testes
 - Butterfly especifico para quantidade de entradas
 - Não é possível gerar código VHDL com o HDL Coder


v2_0

  - Foi adicionado um bloco chamado Calculo_Wn para uma melhor compartimentalização do projeto
  - Blocos dos Butterflys foi generalizado

v2_1

  - Os blocos "math function" foram deletados e foram substituídos por uma "cascata" nos blocos de calculo do N

v2_4

  - Foi criado um grande subsistema chamado "Subsystem" que é composto pelos subsistemas "Wn" e "Dft's"

v2_5

  - Alguns pinos foram reorganizados
  - As entradas "constant" foram substuidas por entradas genéricas

v2_6
	Documentação dos arquivos do simulink, renomeando os pinos dos blocos com nomes adequados.
		IMPORTANTE:  Os pinos com valor negativo (-Wn) serao representados como 	.
	Wn1, Wn1_N => -Wn1, ...
	https://en.wikipedia.org/wiki/Euler's_formula
	 e^(-jx) = cos(x)-j*sin(x)

	Wn = cos(2*pi/N)-j*sin(2*pi/N) = e^(-j*2*pi/N)	

    Uso de figuras do Oppenheim para a documentacao dos blocos.

v2_6_1

Em FFT_Decimation

 Mudanças dos nomes das entradas:

 - De In 1 => X0_ENTRY
 - De In 2 => X1_ENTRY
 - De In 3 => X2_ENTRY
 - De In 4 => X3_ENTRY
 - De In 5 => X4_ENTRY
 - De In 6 => X5_ENTRY
 - De In 7 => X6_ENTRY
 - De In 8 => X7_ENTRY

  Motivo da alteração: Era necessário deixar claro o que as entradas do FFT_Decimation representam.



Em FFT_DECIMATION => Dfts:

 - DFT_Wn0_11 - Mudança de -WnN => WnN_N
 - DFT_Wn0_12 - Mudança de -WnN => WnN_N
 - DFT_Wn0_13 - Mudança de -WnN => WnN_N
 - DFT_Wn0_21 - Mudança de -WnN => WnN_N
 - DFT_Wn0_31 - Mudança de -WnN => WnN_N
 - DFT_Wn0_32 - Mudança de -WnN => WnN_N
 - DFT_Wn0_41 - Mudança de -WnN => WnN_N
 - DFT_Wn0_23 - Mudança de -WnN => WnN_N
 - DFT_Wn0_22 - Mudança de -WnN => WnN_N
 - DFT_Wn0_33 - Mudança de -WnN => WnN_N
 - DFT_Wn0_42 - Mudança de -WnN => WnN_N
 - DFT_Wn0_43 - Mudança de -WnN => WnN_N

  Motivos das alterações: Quando era gerado código VHDL das entradas e saídas que continham "-" no nome, o HDL CODER trocava "-" => alpha


Em MWn:

Mudanças dos nomes:

 - De "~Wn_0" => "Wn0_N"
 - De "~Wn_1" => "Wn1_N"
 - De "~Wn_2" => "Wn2_N"
 - De "~Wn_3" => "Wn3_N"

  Motivos das alterações: Quando era gerado código VHDL das entradas e saídas que continham "~" no nome, o HDL CODER trocava "~" => alpha

Em MWn => Wn:

Mudanças dos nomes:

 - De "constant1" => "img_component"
 - De "1/N" => "1:N"
 
  Motivos das alterações: Quando era gerado código VHDL das entradas e saídas que continham "-" no nome, o HDL CODER trocava "~" => alpha

Em MWn => Wn^0:

Mudanças de nome:

- De "~Wn0" => "Wn0_N"

Em MWn => Wn^1:

Mudanças de nome:

- De "~Wn1" => "Wn1_N"

Em MWn => Wn^2:

Mudanças de nome:

- De "~Wn2" => "Wn2_N"

Em MWn => Wn^3:

Mudanças de nome:

- De "~Wn3" => "Wn3_N"