DIG222802 2017 1

Unidade Curricular: ELETRÔNICA DIGITAL II

Dados de Identificação

Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)

Carga Horária | 3612 horas

Unidade Curricular | ELETRÔNICA DIGITAL II | Fase: 2 | Código: DIG222802

Período letivo atual | 2017/1

Carga Horária | 80h | Teórica: 60h | Prática: 20h

Pré-requisito | Eletrônica Digital I

Quadro de Avisos

Caros Alunos,

Turmas A e B no horário normal das aulas (13h30-17h30) LabINF 119.

Atenciosamente,

Prof. Douglas A.

Plano de Ensino

Plano de Ensino da Unidade Curricular | PE_DIG222802_2017-1.pdf

Horário

Horário	Segunda	Terça	Quarta	Quinta	Sexta
13:30 - 14:25		DIG22802
14:25 - 15:20		DIG22802
Intervalo	I n t e r v a l o	I n t e r v a l o	I n t e r v a l o	I n t e r v a l o	I n t e r v a l o
15:40 - 16:35		DIG22802
16:35 - 17:30		DIG22802	Atendimento
17:30 - 18:30	I n t e r v a l o	I n t e r v a l o	Atendimento	I n t e r v a l o	I n t e r v a l o
18:30 - 19:25	EDI18701 A-B	EDI18701 B	CEL18702
19:25 - 20:20	EDI18701 A-B	EDI18701 B	CEL18702
Intervalo	I n t e r v a l o	I n t e r v a l o	I n t e r v a l o	I n t e r v a l o	I n t e r v a l o
20:40 - 21:35	CEL18702	EDI18701 A	PIS18702
21:35 - 22:30	CEL18702	EDI18701 A	PIS18702

Aulas

AULA 1 Dia 07/02/2017 - Aula Inaugural | Latches | Flip-flops

AULA 2 Dia 14/02/2017 - Laboratório 1 (Latches)

AULA 3 Dia 21/02/2017 - Contadores: Assíncronos

AULA 4 Dia 07/03/2017 - Contadores: Síncronos

AULA 5 Dia 14/03/2017 - Laboratório de Simulação 1 - Proteus

AULA 6 Dia 21/03/2017 - Avaliação Teórica 1 (AT1)

AULA 7 Dia 28/03/2017 - Registradores

AULA 8 Dia 04/04/2017 - Laboratório 2 (Relógio Digital)

AULA 9 Dia 11/04/2017 - Correção da AT1 | Codificadores e Decodificadores

AULA 10 Dia 18/04/2017 - Laboratório 3 (Registradores)

AULA 11 Dia 25/04/2017 - Multiplexadores e Demultiplexadores

AULA 12 Dia 02/05/2017 - Avaliação Teórica 2 (AT2)

AULA 13 Dia 09/05/2017 - Entrega da AT2 | Memórias

AULA 14 Dia 16/05/2017 - VHDL

AULA 15 Dia 23/05/2017 - Simulação do código VHDL (Modelsim)

Previsão
_EXTRA_ Dia XX/XX/XXXX - Laboratório de Simulação 2 - Proteus (EaD) AULA 17 Dia 06/12/2016 - Revisão para AT3 | Introdução ao FPGA AULA 18 Dia 13/12/2016 - Avaliação Teórica 3 (AT3) - MUX/DEMUX, Memórias e VHDL _EXTRA_ Dia 16/12/2016 - Resultado Final antes da REC AULA 19 Dia 20/12/2016 - REC ATENÇÃO! AULA 20 Dia 21/12/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre

Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em verde são laboratórios. E em vermelho, avaliações regulares e de recuperação.

Atendimento paralelo

O atendimento extra-classe aos alunos será realizado nas quartas-feiras das 16h30min às 18h30min.

Material de apoio

[1] Apostila de Eletrônica Digital

[2] Eletrônica Digital (slides)

---