Mudanças entre as edições de "CIL-EngTel (página)"

Edição das 14h21min de 3 de fevereiro de 2015

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES

Carga horária, Ementas, Bibliografia, Professores

Plano de Ensino

Aulas

Software e equipamentos recomendados para programação de FPGAs

Circuitos Integrados Comerciais

Para localizar os circuitos integrados comerciais existentes, consulte o Guia de produtos da Texas Instruments. Atualmente é muito comum o uso de circuitos integrados com uma única porta ou circuitos (ver Little Logic Guide). Nas listagens a seguir são mostrados as folhas de dados (Datasheet) de alguns circuitos comerciais, os quais também possuem uma implementação em VHDL disponível no software Quartus da ALTERA. O código 74X indica que o circuito pode estar disponível em diferentes famílias TTL e CMOS.

Um resumo das portas lógicas e demais circuitos da TI podem ser visualizados no guia de bolso. Os circuitos de 1 porta (páginas 79 a 84); de 2 portas (páginas 84 a 87); de 3 portas (páginas 87 e 88); e outros circuitos (páginas 161 a 288). Para a visualização da disponibilidade dos dispositivos lógicos nas diferentes famílias consulte a página 141 e 142.

Esta página [1] também apresenta uma rápida visualização da pinagem dos CIs mais antigos do tipo DIP.

Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001z/sdyu001z.pdf].

Circuitos Lógicos

Buffer

3-Estados - 74AHC1G125 $I_{O}L=8mA;I_{O}H=-8mA$
3-Estados e Driver - 74AHC541 $I_{O}L=50mA;I_{O}H=-50mA$
Dreno aberto - 74LV07A The open-drain outputs require pullup resistors to perform correctly and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions.
Coletor aberto - 7407
Schmitt trigger - SN74AUC1G17 @ $VCC=2,3V;V_{T}+=1,11V;V_{T}-=0,58V$

ver wikipedia
ver Simulador de circuitos do Falstad Circuits > Op-Amps > Schmitt-trigger
ver aplicações para esses circuitos [2]

Inversor - 6 Inversor - 74X04;

ver o funcionamento do circuito inversor CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > Inverter

AND - 4 Porta AND2 - 74X08, 3 Porta AND3 - 74X11, 2 Porta AND4 - 74X21.
NAND - 4 Porta NAND2 - 74X00, 3 Porta NAND3 - 74X10, 2 Porta NAND4 - 74X20; 1 Porta NAND8 - 74X30; 1 Porta NAND13 - 74X133.

ver o funcionamento do circuito NAND CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NAND

NOR - 4 Porta NOR2 - 74X02; 3 Porta NOR3 - 74X27; 2 Porta NOR5 - 74X260.

ver o funcionamento do circuito NOR CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NOR

OR - 4 Porta OR2 - 74X32.
XOR - 4 Porta XOR2 - 74X86; 4 Porta XOR2 - 74X386.
XNOR - 4 Porta XNOR2 - 74X266.

Circuitos Lógicos Combinacionais

Decodificador/Demultiplexador 3 para 8 linhas - 74X138
2x Decodificador/Demultiplexador 2 para 4 linhas 74X139
Decodificador/Driver BCD para Sete Segmentos - 74X47

Decodificador/Demultiplexador 3 para 8 linhas com Latch - 74X137

Multiplexador/Seletor de 8 para 1 - 74X151
2x Multiplexador/Seletor de 4 para 1 - 74X153
4x Multiplexador/Seletor de 2 para 1 - 74X157/158
Decodificador BCD para 10 linhas decimais 74X42
Codificador de Prioridade de 8 para código binário - 74X148
Gerador de Paridade Par e Impar de 9 bits - 74X280

Circuitos Aritméticos Combinacionais

Somador de 4 bits - 74X283
Unidade de Lógica e Aritmética - 74X181.
Look Ahead Carry Generator - 74X182
Comparador BCD - 74X85
Comparador de magnitude de 8 bits - 74X688
Comparador de igualdade de 8 bits - 74X521
Multiplicador binário de 4 bits por 4 bits - 74X284/285

Circuitos Sequenciais

Registrador de deslocamento 74X164 8-bit Saída Paralela, 74X165, 74X166 8-bits Carga Parelela e saída serial, 74x194 4-Bit Bidirectional Universal Shift Registers, 74x299 8-Bit Universal Shift/Storage Registers With 3-State Outputs.
Contador Assíncrono 74X90/92/93 - 74X90- Decada, 74X92 - Duzia, 74X93 - Binário 4 bits, 74X390 - 2x Decada,
Contador Síncrono 74X161/163 - 74X161 - reset assíncrono, 74X163 - reset síncrono; 74X191, 74X193, 74X169 - Binario 4 bits, Up/Down, 74X192 Decadico, Up/Down.
Registradores com DFF 74X174 Hex D-type Flip-Flops With Clear, 74X273 Octal D-type Flip-Flops With Clear

Materiais de apoio as aulas

Sistema de numeração binário
Sistema de numeração hexadecimal
Sistema de numeração octal
Display de 7 segmentos
A abstração Digital - MIT, Prof. Anant Agarwal
Conhecendo o interior das portas lógicas - MIT, Prof. Anant Agarwal
Tensões de entrada e saída nas familias lógicas
A evolução do transistor MOS, [3]
Atualmente estamos na tecnologia de 22nm, [4],já ingressando em 14 nm, [5]. No futuro qual será o tamanho do canal do GATE do transistor MOS [6]?
O menor transistor 4nm. [7], [8]

Listas de Exercício

Capítulo 4 (pag. 83 - 89). 4, 6-7, 10-19, 26-31.

Avaliações

A1 - (18/03/2014)
A2 - (29/04/2014)
A3 - ()
Projeto Final (apresentação 08/07/2014)
Recuperação (11/07/2014)
Trabalhos e Listas de Exercícios

Aulas de Laboratório

Faça toda a programação e simulação do circuito na CLOUD -> login@200.135.233.26
Faça a programação dos pinos do kit a ser utilizado
Faça a compilação completa do projeto.
O Quartus II deve ter gerado um arquivo de programação NomeDoProjeto.sof.
Transfira o arquivo NomeDoProjeto.sof para a maquina local usando scp

scp SeuLogin@200.135.233.26:~/CaminhoDoProjeto/output_files/NomeDoProjeto.sof .

Abra o Quartus II na maquina local e transfira o arquivo NomeDoProjeto.sof para o FPGA.
Teste o Hardware.

Links auxiliares

Curso de Engenharia de Telecomunicações

@@ Linha 5: / Linha 5: @@
 ==[[CIL-EngTel (Plano de Ensino) | Plano de Ensino]]==
-==Aulas Semestre 2013-1==
+==Aulas==
+*[[CIL29003-2015-1|CIL29003 2015-1 - Prof. Odilson T. Valle]]
 *[[Multiplicação Binária]]
-==Software e equipamentos recomendados==
+==[[Software e equipamentos recomendados para programação de FPGAs]]==
-Nas aulas de Circuitos Lógicos utilizaremos o Quartus II que é um EDA da ALTERA que possibilita a programação, sintese, teste e programação de dispositivos de lógica programável como os CPLDs e FPGAs.  Além deste software utilizaremos também para a simulação o QSIM e o Modelsim-Altera.
-===Kits de desenvolvimento da ALTERA TERASIC===
-*Nos links a seguir você pode consultar as informações sobre os kits Educacionais e de Desenvolvimento [http://www.altera.com/education/univ/materials/boards/de0-nano/unv-de0-nano-board.html DE0-Nano],[http://www.altera.com/education/univ/materials/boards/de0/unv-de0-board.html?GSA_pos=1&WT.oss_r=1&WT.oss=de0 DE0], [http://www.altera.com/education/univ/materials/boards/de1/unv-de1-board.html?GSA_pos=1&WT.oss_r=1&WT.oss=de1 DE1], [http://www.altera.com/education/univ/materials/boards/de2-115/unv-de2-115-board.html DE2-115].
-*A instalação do cabo e driver USB para programação via JTAG de FPGA ALTERA deve ser feito uma vez na maquina onde será usado o programador da ALTERA (Embutido no Quartus II). Verificar o procedimento conforme o kit que você tem disponível em http://www.altera.com/download/drivers/dri-index.html.
-*Para facilitar a alocação da pinagem, a  Altera disponibiliza os arquivos de configuração .qsf para estes kits [ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE0-Nano/DE0_Nano.qsf  DE0_Nano.qsf], [ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE0/DE0.qsf DE0.qsf], [ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE1/DE1.qsf DE1.qsf] e [ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE2-115/DE2_115.qsf DE2_115.qsf].
-===Software Quartus II e QSIM===
-Procedimentos para instalação e uso estão descritos em [[Uso do Quartus II nos Labs do IFSC]].
 ==Circuitos Integrados Comerciais==
 Para localizar os circuitos integrados comerciais existentes, consulte o [http://www.ti.com/lsds/ti/logic/gate-products.page Guia de produtos] da Texas Instruments.  Atualmente é muito comum o uso de circuitos integrados com uma única porta ou circuitos (ver [http://www.ti.com/lit/sg/scyt129e/scyt129e.pdf Little Logic Guide]). Nas listagens a seguir são mostrados as folhas de dados (Datasheet) de alguns circuitos comerciais, os quais também possuem uma implementação em VHDL disponível no software Quartus da ALTERA. O código 74X indica que o circuito pode estar disponível em diferentes famílias TTL e CMOS.
-:*Um resumo das portas lógicas e demais circuitos da TI podem ser visualizados no [http://www.ti.com/lit/sl/scyd013b/scyd013b.pdf guia de bolso]. Os circuitos de 1 porta (páginas 79 a 84); de 2 portas (páginas 84 a 87); de 3 portas (páginas 87 e 88); e outros circuitos (páginas 161 a 288).  Para a visualização da disponibilidade dos dispositivos lógicos nas diferentes famílias consulte a página 141 e 142.
-:*Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001z/sdyu001z.pdf].
+Um resumo das portas lógicas e demais circuitos da TI podem ser visualizados no [http://www.ti.com/lit/sl/scyd013b/scyd013b.pdf guia de bolso]. Os circuitos de 1 porta (páginas 79 a 84); de 2 portas (páginas 84 a 87); de 3 portas (páginas 87 e 88); e outros circuitos (páginas 161 a 288).  Para a visualização da disponibilidade dos dispositivos lógicos nas diferentes famílias consulte a página 141 e 142.
+Esta página [http://quarndon.co.uk/WallChart/wc74.php?p=0] também apresenta uma rápida visualização da pinagem dos CIs mais antigos do tipo DIP.
+Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001z/sdyu001z.pdf].
 ===Circuitos Lógicos===
+*'''Buffer'''
+:* 3-Estados - [http://www.ti.com/lit/ds/symlink/sn74ahc1g125.pdf 74AHC1G125] <small> <math> I_OL = 8 mA; I_OH = -8 mA </math></small>
+:* 3-Estados e Driver - [http://www.ti.com/lit/ds/symlink/sn74ahc541.pdf 74AHC541] <small> <math> I_OL = 50 mA; I_OH = -50 mA </math></small>
+:* Dreno aberto - [http://www.ti.com/lit/ds/symlink/sn74lv07a.pdf 74LV07A]  <small> The open-drain outputs require pullup resistors to perform correctly and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions. </small>
+:* Coletor aberto - [http://www.ti.com/lit/ds/symlink/sn7407.pdf 7407]
+<!--[[Arquivo:Schmitt_trigger_symbol.svg |150 px]] -->
+:*Schmitt trigger - [http://www.ti.com/lit/ds/symlink/sn74auc1g17.pdf  SN74AUC1G17]<small> @<math> VCC = 2,3 V;  V_T+ = 1,11 V;  V_T- = 0,58 V </math></small>
+::*ver [https://en.wikipedia.org/wiki/Schmitt_trigger wikipedia]
+::*ver [http://www.falstad.com/circuit/ Simulador de circuitos do Falstad] Circuits > Op-Amps > Schmitt-trigger
+::*ver aplicações para esses circuitos [http://www.ti.com/lit/an/scea046/scea046.pdf]
+*'''Inversor''' - 6 Inversor - [http://www.ti.com/lit/ds/symlink/sn54als04b.pdf 74X04];
+::*ver o funcionamento do circuito inversor CMOS [http://www.falstad.com/circuit/ Simulador de circuitos do Falstad] Circuits > Logic Families > CMOS > Inverter
 *'''AND''' - 4 Porta AND2 - [http://www.ti.com/lit/ds/symlink/sn54als08.pdf 74X08], 3 Porta AND3 - [http://www.ti.com/lit/ds/symlink/sn54as11.pdf 74X11], 2 Porta AND4 - [http://www.ti.com/lit/ds/symlink/sn74als21a.pdf 74X21].
 *'''NAND''' - 4 Porta NAND2 - [http://www.ti.com/lit/ds/sdls025b/sdls025b.pdf 74X00], 3 Porta NAND3 - [http://www.ti.com/lit/ds/symlink/sn54as10.pdf 74X10], 2 Porta NAND4 - [http://www.ti.com/lit/ds/symlink/sn74ls20.pdf 74X20]; 1 Porta NAND8 - [http://www.ti.com/lit/ds/symlink/sn74ls30.pdf 74X30]; 1 Porta NAND13 - [http://www.ti.com/lit/ds/symlink/sn74als133.pdf 74X133].
+::*ver o funcionamento do circuito NAND CMOS [http://www.falstad.com/circuit/ Simulador de circuitos do Falstad] Circuits > Logic Families > CMOS > CMOS NAND
 *'''NOR''' - 4 Porta NOR2 - [http://www.ti.com/lit/ds/symlink/sn74als02a.pdf 74X02]; 3 Porta NOR3 - [http://www.ti.com/lit/ds/symlink/sn74als27a.pdf 74X27]; 2 Porta NOR5 - [http://www.ti.com/lit/ds/symlink/dm74ls260.pdf 74X260].
+::*ver o funcionamento do circuito NOR CMOS [http://www.falstad.com/circuit/ Simulador de circuitos do Falstad] Circuits > Logic Families > CMOS > CMOS NOR
 *'''OR''' - 4 Porta OR2 - [http://www.ti.com/lit/ds/symlink/sn74ls32.pdf 74X32].
 *'''XOR''' - 4 Porta XOR2 - [http://www.ti.com/lit/ds/symlink/sn74ls86a.pdf 74X86]; 4 Porta XOR2 - [http://www.ti.com/lit/ds/symlink/sn74ls386a.pdf 74X386].
-* 6 Inversor - [http://www.ti.com/lit/ds/symlink/sn54als04b.pdf 74X04]
+*'''XNOR''' - 4 Porta XNOR2 - [http://www.ti.com/lit/ds/symlink/sn74ls266.pdf 74X266].
-* 6 Inversor com SCHMITT-TRIGGER - [http://www.ti.com/lit/ds/symlink/sn7414.pdf 74X14] (ver aplicações para esses circuitos [http://www.ti.com/lit/an/scea046/scea046.pdf])
 ===Circuitos Lógicos Combinacionais===
+*Decodificador/Demultiplexador 3 para 8 linhas - [http://www.ti.com/lit/ds/symlink/sn54als138a.pdf 74X138]
+*2x Decodificador/Demultiplexador 2 para 4 linhas [http://www.ti.com/lit/ds/symlink/sn54als139.pdf 74X139]
+*Decodificador/Driver BCD para Sete Segmentos - [http://www.ti.com/lit/ds/symlink/sn7447a.pdf 74X47]
+*Decodificador/Demultiplexador 3 para 8 linhas com Latch - [http://www.ti.com/lit/ds/symlink/sn54als137a.pdf 74X137]
 *Multiplexador/Seletor de 8 para 1 - [http://www.ti.com/lit/ds/symlink/sn54als151.pdf 74X151]
 *2x Multiplexador/Seletor de 4 para 1 - [http://www.ti.com/lit/ds/symlink/sn54als153.pdf 74X153]
 *4x Multiplexador/Seletor de 2 para 1 - [http://www.ti.com/lit/ds/symlink/sn54als158.pdf 74X157/158]
-*Decodificador/Demultiplexador 3 para 8 linhas - [http://www.ti.com/lit/ds/symlink/sn54als138a.pdf 74X138]
-*Decodificador/Demultiplexador 3 para 8 linhas com Latch - [http://www.ti.com/lit/ds/symlink/sn54als137a.pdf 74X137]
-*2x Decodificador/Demultiplexador 2 para 4 linhas [http://www.ti.com/lit/ds/symlink/sn54als139.pdf 74X139]
 *Decodificador BCD para 10 linhas decimais [http://www.ti.com/lit/ds/symlink/sn74ls42.pdf 74X42]
-*Decodificador/Driver BCD para Sete Segmentos - [http://www.ti.com/lit/ds/symlink/sn7447a.pdf 74X47]
 *Codificador de Prioridade de 8 para código binário - [http://www.ti.com/lit/ds/symlink/sn74ls148.pdf 74X148]
 *Gerador de Paridade Par e Impar de 9 bits - [http://www.ti.com/lit/ds/symlink/sn74ls280.pdf 74X280]
@@ Linha 53: / Linha 66: @@
 *Multiplicador binário de 4 bits por 4 bits - [http://www.ti.com/lit/ds/symlink/sn74284.pdf 74X284/285]
 <!-- *Multiplicador binário de 2 bits por 4 bits - [http://www.ti.com/lit/ds/sdls150/sdls150.pdf 74X261] -->
+===Circuitos Sequenciais===
+*Registrador de deslocamento [http://www.ti.com/lit/ds/symlink/sn74als164a.pdf 74X164] 8-bit Saída Paralela, [http://www.ti.com/lit/ds/symlink/sn74als165.pdf 74X165], [http://www.ti.com/lit/ds/symlink/sn74als166.pdf 74X166] 8-bits Carga Parelela e saída serial, [http://www.ti.com/lit/ds/symlink/sn74as194.pdf 74x194] 4-Bit Bidirectional Universal Shift Registers, [http://www.ti.com/lit/ds/symlink/sn74als299.pdf 74x299] 8-Bit Universal Shift/Storage Registers With 3-State Outputs.
+*Contador Assíncrono [http://www.ti.com/lit/ds/symlink/sn74ls90.pdf 74X90/92/93] - 74X90- Decada, 74X92 - Duzia, 74X93 - Binário 4 bits, [http://www.ti.com/lit/ds/symlink/sn74ls390.pdf 74X390] - 2x Decada,
+*Contador Síncrono [http://www.ti.com/lit/ds/symlink/sn54als163b.pdf 74X161/163] - 74X161 - reset assíncrono, 74X163 - reset síncrono; [http://www.ti.com/lit/ds/symlink/sn74als191a.pdf 74X191], [http://www.ti.com/lit/ds/symlink/sn74als193a.pdf 74X193], [http://www.ti.com/lit/ds/symlink/sn74als169b.pdf 74X169] - Binario 4 bits, Up/Down, [http://www.ti.com/lit/ds/symlink/sn74192.pdf 74X192] Decadico, Up/Down.
+*Registradores com DFF [http://www.ti.com/lit/ds/symlink/sn54als174.pdf 74X174] Hex D-type Flip-Flops With Clear, [http://www.ti.com/lit/ds/symlink/sn54als273.pdf 74X273] Octal D-type Flip-Flops With Clear
 ==Materiais de apoio as aulas==
@@ Linha 58: / Linha 77: @@
 *[http://mathworld.wolfram.com/Hexadecimal.html Sistema de numeração hexadecimal]
 *[http://mathworld.wolfram.com/Octal.html Sistema de numeração octal]
+*[[Display de 7 segmentos]]
 *[http://ocw.mit.edu/courses/electrical-engineering-and-computer-science/6-002-circuits-and-electronics-spring-2007/video-lectures/lecture-4/ A abstração Digital] - MIT, Prof. Anant Agarwal
 *[http://ocw.mit.edu/courses/electrical-engineering-and-computer-science/6-002-circuits-and-electronics-spring-2007/video-lectures/lecture-5/ Conhecendo o interior das portas lógicas] - MIT, Prof. Anant Agarwal
+*[http://e2e.ti.com/cfs-file.ashx/__key/communityserver-discussions-components-files/138/6320.Voltages.jpg Tensões de entrada e saída nas familias lógicas]
+*[http://download.intel.com/newsroom/kits/22nm/pdfs/Intel_Transistor_Backgrounder.pdf A evolução do transistor MOS], [http://www.intel.com/content/www/us/en/history/museum-transistors-to-transformations-brochure.html]
+*Atualmente estamos na tecnologia de [http://en.wikipedia.org/wiki/22_nanometer 22nm], [http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf],já ingressando em [http://www.altera.com/literature/wp/wp-01201-fpga-tri-gate-technology.pdf 14 nm], [http://www.altera.com/devices/fpga/stratix-fpgas/stratix10/stx10-index.jsp]. No futuro qual será o tamanho do canal do GATE do transistor MOS  [http://en.wikipedia.org/wiki/5_nanometer]?
+*O menor transistor 4nm. [http://www.nature.com/nnano/journal/v5/n7/full/nnano.2010.95.html], [http://www.dailytech.com/article.aspx?newsid=18476]
+==Listas de Exercício==
+*Capítulo 4 (pag. 83 - 89). 4, 6-7, 10-19, 26-31.
+<!--
+*Capítulo 5 (pag. 110 - 116). 1-18, 22-36.
+*T1-T3 Implementar em diagrama esquemático no QUARTUS II e simular no QSIM: T1 - Ex.4.19(d), T2 - Ex.4.29 e T3 - Ex. 2.31 (entregar até 11/11/2013 por email o QAR de cada exercicio e as imagens capturadas da simulação)
+*T4 - Utilizando Mapa de Karnaught implementar um decodificador de 7 segmentos para entradas (0, 1, 2, 3, 4, 5).  Obter o circuito minimizado considerando as outras entradas DON'T CARE. (entregar até 25/11/2013 em meio físico)
+*T5 - Implemente no Quartus II o circuito da Fig12.13(b), e teste somando os números A (-8 a +7) com B (-8 a +7). Teste as possibilidades de Overflow (aula dia 30/11/2013,  entregar relatório até 08/12/2013 até 23h59)
+:*A e B são negativos A+B < -8 (Overflow)
+:*A e B são negativos A+B >= -8 (OK)
+:*A e B são positivos A+B > 7 (Overflow)
+:*A e B são positivos A+B <= 7 (OK)
+:*A e B tem sinais contrários (OK)
+-->
+==Avaliações ==
+*A1 - (18/03/2014)
+*A2 - (29/04/2014)
+*A3 - ()
+*Projeto Final (apresentação 08/07/2014)
+*Recuperação (11/07/2014)
+*Trabalhos e Listas de Exercícios
 ==Aulas de Laboratório==
 *[[Uso do software Quartus e QSIM para ensino de Circuitos Lógicos]]
+*[[Interfaces de entrada e saída da DE2-115]]
+*[[Experimento 5 para Circuitos Lógicos | Mapa de Karnaugh]]
+*[[Circuitos Lógicos Aritméticos]]
+*[[Circuito de Multiplicação Binária]]
+*[[Circuito de Comparação Binária]]
 *[[Registrador de Deslocamento -  BDF e QSIM]]
+*[[Contador binário síncrono]]
 *[[Minimização de funções lógicas com mapa de Karnaugh]]
+*[[Projetos Finais CIL29003]]
+*[[Modelo para uso em relatórios]]
 *[[Brainstorming de projetos CIL29003]]
+* Dicas para programar usando a CLOUD-IFSC
+:* Faça toda a programação e simulação do circuito na CLOUD -> login@200.135.233.26
+:* Faça a programação dos pinos do kit a ser utilizado
+:* Faça a compilação completa do projeto.
+:* O Quartus II deve ter gerado um arquivo de programação NomeDoProjeto.sof.
+:* Transfira o arquivo NomeDoProjeto.sof para a maquina local usando scp
+ scp SeuLogin@200.135.233.26:~/CaminhoDoProjeto/output_files/NomeDoProjeto.sof .
+:* Abra o Quartus II na maquina local e transfira o arquivo NomeDoProjeto.sof para o FPGA.
+:* Teste o Hardware.
 ==Links auxiliares==
 *[http://mathworld.wolfram.com/EyeofHorusFraction.html Sistema Binário do Egípcios]
+*[[Display de sete segmentos]]
+*[http://www.wolframalpha.com/input/?i=1000+to+binary Woflfram Alfa]
 *[http://number.webmasters.sk/numerical.php Conversor de sistemas de numeração]
-*[http://babbage.cs.qc.cuny.edu/IEEE-754.old/Decimal.html Conversores de número real para representação IEEE 754], [http://www.h-schmidt.net/FloatConverter/], [https://itunes.apple.com/us/app/ieee-fp/id325837744?mt=8 App para Iphone]
+*[http://babbage.cs.qc.cuny.edu/IEEE-754/ Conversores de número real para representação IEEE 754], [http://www.h-schmidt.net/FloatConverter/], [https://itunes.apple.com/us/app/ieee-fp/id325837744?mt=8 App para Iphone]
+*[http://www.ti.com/lit/an/scea030a/scea030a.pdf Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards], [http://www.nostalcomp.cz/pdfka/prevody_urovni.pdf OLD] - Texas Instruments.
 {{ENGTELECO}}